VXI PXI Dijital I / O Kartına Dayalı Tanı Algoritması Araştırması
Huang Shunfu
(Shanghai Bell Co., Ltd., Shanghai 201206)
Üretim test platformunda yaygın olarak kullanılan yüksek yoğunluklu VXIPXIDigital I / O kartının kolayca hasar görmesi, arızanın yerini tespit etmenin zor olması, tamir ve bakımının elverişsiz olması durumu hedeflenerek arıza tespit algoritması gerçekleştirilir. Araştırma, çeşitli olası hata modellerini ve bunların ilişkilerini ve bu hata modellerini tespit etmek ve bulmak için ilgili algoritmaları içerir ve yüksek yoğunluklu VXI PXI Dijital I / O kartları için otomatik bir teşhis sistemini başarılı bir şekilde geliştirmek için ilgili algoritmaları uygular. Üretim verimliliğini önemli ölçüde artırın, bakım maliyetlerini azaltın ve ekonomik faydaları iyileştirin.
PXI; VXI; Dijital I / O; hata modeli; teşhis algoritması; otomatik teşhis sistemi
Alcatel-Lucent'in mobil iletişim ekipmanı baz istasyonu imalatında, 3G CDMA BTS dijital sistem test platformu (DTP), radyo frekansı sistemi test platformu (DTP) gibi farklı karmaşık ürün serilerinin ihtiyaçlarını karşılamak için birleşik bir test platformu yaygın olarak kullanılmaktadır. RTP), 4G LTE BTS'nin ortak test platformu (CTP). Bu test platformlarının temel parçalarının tümü VXI veya PXI ekipmanı kullanır; bunların arasında üretim testi için en kritik modül ekipmanı VXI veya PXI Dijital I / O kart modülüdür.
Üretim platformunun büyük çıktısı nedeniyle, VXI veya PXI Dijital I / O kart kartının belirli bir hattı arızalı olduğunda, arızanın zamanında giderilememesi durumunda test platformunun üretimi durdurulacak ve bu da üretim kapasitesini ciddi şekilde etkileyecektir. Platformdaki VXI veya PXI Dijital I / O hatları genellikle yüksek yoğunluklu 90'dan fazla hattır.Sadece 1 veya 0'ı manuel olarak ayarlama yöntemini kullanırsanız, yalnızca tespit etmek uzun zaman almaz, hangi hatta sahip olduğunu doğru bir şekilde bulmak gerçekten zordur. Sorun, çoğu durumda algılamanın hata göstermemesi, ancak aslında kullanılamamasıdır, bu da platform bakım personelinin bakımı ve teşhisi için büyük zorluklara neden olur. Yüksek yoğunluklu VXI veya PXI Dijital G / Ç kartları pahalıdır ve bunları değiştirmek için büyük miktarlarda yeni VXI veya PXI Dijital G / Ç kartları satın almak şirket üzerinde büyük ekonomik baskıya neden olacaktır. Bunun ışığında, bu makale VXI veya PXI Dijital I / O kartının yüksek verimli otomatik teşhisini gerçekleştirmek için VXI veya PXI yüksek yoğunluklu Dijital I / O kartının teşhis algoritması araştırmasını gerçekleştirdi.
1.1 VXI veya PXI yüksek yoğunluklu Dijital I / O kartının soyut modeline giriş
VXI veya PXI yüksek yoğunluklu Dijital G / Ç'nin blok şeması Şekil 1 (a) 'da gösterilmektedir. Farklı üreticilerin belirli ürünlerinin devreleri farklı olacaktır, ancak prensipler aynıdır. Esas olarak 0 ~ N bağlantı noktalarından (Bağlantı Noktası) ve bağlantı noktası seçim denetleyicisinden (Bağlantı Noktası Kontrolü) oluşur. Bağlantı noktası, test edilen sistemin BTS'sinin BBS'sine (temel bant kısmı) bağlanır ve işlevi, karşılık gelen bit sayısının dijital sinyalini toplamak veya karşılık gelen bit sayısının talimatını göndermek ve karşılık gelen yanıtı okumaktır. Bağlantı noktası seçim denetleyicisi, ilgili bağlantı noktasını seçmek için kullanılır. Kontrolör tarafından gönderilen ve Veri BUS aracılığıyla porta gönderilen teşhis sırasında her seferinde 1 bit okumak / yazmak gerekir. Örneğin: Port0, 8 bittir, Port0 D1 pozisyon 1 için 00000001 komutunu verin, Port0 D2 pozisyon 2 için 00000010 komutunu verin, vb. Her seferinde belirli bir biti okurken / yazarken, VXI veya PXI yüksek yoğunluklu Dijital I / O devresinin Şekil 1 (b) [1-3] 'de gösterilen yapısal modele soyutlanabileceği görülebilir.
Şekil 1 (b) 'den, belirlenen 1 bitin okunması ve yazılması, D1 ~ D8 sütununun ve Port 0 ~ Port N satırının kesişiminin okunması ve yazılması olarak kabul edilebilir. Port 0 ~ Port N'deki hangi satırın seçilmesi, satır kod çözücünün davranış modeline eşdeğerdir; D1 ~ D8 sütunlarındaki hangi sütunun, sütun kod çözücünün davranış modeline eşdeğer olduğunun seçilmesi; ve kesişim, bir bileşen birimine eşdeğerdir, Aslında, okuma / yazma devrelerini, hat sürücü devrelerini ve mandal devrelerini de içermelidir. Bu devre bileşenlerinin ilişkili karmaşıklığı nedeniyle, bazı arıza olaylarının doğru sonuçlar olarak kabul edilmesi kolaydır ve teşhis edilmesi zordur [4]. Örneğin, Port 0 D7 biriminde 1'de sıkışmış bir hata var. 1 okuduğunda doğrudur; 0 olarak ayarlandığında, komşu komşuların belirli bir 0 birimi bu durumda olduğundan ve sıkışmış birimle bir tür kuplaja sahip olduğundan, 0 okumak da doğrudur. Bu durumda, hem 0 hem de 1 okuma doğrudur ve Port 0 D7'nin arızası şu anda tespit edilemez. Aşağıda birkaç ana hata modeli açıklanmıştır.
1.2 takılı hata modeli
Sıkışan hata, birim veya hat olarak tanımlanır, her zaman 0 (SA0) veya 1 (SA1); her zaman 0 veya durum 1'dir ve zıt durumuna değiştirilemez. Şekil 2 (a) 'da gösterildiği gibi, birim durumu orijinal olarak 0 idi. 0'a ayarlandığında 0 durumuna geri döner; 1'e ayarlandığında hala 0 durumuna, yani bir SA0 hatasıdır. Şekil 2 (b) 'de gösterildiği gibi, birim durumu orijinal olarak 1'dir ve 1'e ayarlandığında 1'dir; 0'a ayarlandığında hala 1'dir, bu nedenle bir SA1 hatasıdır. Takılı hata tespiti için karşılanması gerekir: tüm üniteler bir kez 0 ve bir kez 1 okunarak tespit edilmelidir.
1.3 Taşıma hatası modeli
Taşıma hatası, 0 1 taşındığında birim veya hat geçişi hatası olarak tanımlanan özel bir takılma hatası durumudur. Aynı şekilde, 1 0 göç ettiğinde, birim veya hat yanlış bir şekilde aşağı doğru hareket eder. Yukarı geçiş hatası şu şekilde kaydedilir: TF < / 0 > Aşağıya doğru geçiş hatası şu şekilde kaydedilir: TF < / 0 > . Şekil 2 (c) 'de gösterildiği gibi, birim veya hat 1 (S1) durumundayken 1'e ayarlandığında 1'dir ve 0'a ayarlandığında 0 (S0) durumuna geçiş doğrudur; hücre veya satır 0 (S0) durumunda olduğunda, 0'a ayarlandığında 0'dır ve 1'e ayarlandığında hala 0'dır. S1'e geçmedi, yani TF < / 0 > hata. Gerçek göç modeli Şekil 2 (d) 'de gösterilmektedir. Orijinal Q durumu 0'dır. Flip-flopun S terminali 1'e ayarlandığında, Q terminali 1'e çevrilmelidir, ancak yine de 0'dır, bu nedenle TF olarak sınıflandırılır < / 0 > . Taşıma hatalarının takılı hatalar olarak sınıflandırılmamasının nedeni, diğer hata türlerinin (bağlantı hataları gibi) onu tersine çevirebilmesidir. Taşıma hatalarının tespiti karşılanmalıdır: tüm birimler yukarı doğru bir geçiş ve aşağı doğru bir geçişten geçmeli ve her geçişten sonra okumalıdır.
1.4 Kaplin hata modeli
Birleştirme hatası, iki ünite arasında meydana gelen göçten kaynaklanır. Bağlama hatasının tanımı aşağıdaki gibidir: bir birimdeki yukarı veya aşağı doğru bir hareket, ikinci birimin içeriğinde bir değişikliğe neden olur. Flip kuplaj hatası (CFin): Bir ünitede yukarı veya aşağı doğru bir hareket, ikinci ünitenin içeriğinin dönmesine neden olur. CFin modeli Şekil 3 (a) 'da gösterilmektedir, Cn normal saat girişidir ve Cc ekstra saat girişidir. Cc yukarı doğru bir durum geçişine maruz kaldığında, D flip-flopunun içeriği ters çevrilir. Birim j, birim i için bir eşleştirme hatası üretir ve birim j, bir bağlantı birimi olarak adlandırılır. Ci ise < ; > Bu, j biriminin i biriminin yukarı veya aşağı doğru hareket etmesine neden olduğu anlamına gelir. Çevirmeli birleştirme hatalarının tespiti şu şartları karşılamalıdır: tüm bağlanmış birimler için, her bir olası çevirme bağlantısı, bağlantı elemanının tetiklenmesiyle oluşturulduktan sonra, her bir çevirme kuplajının bağlantılı birimlerini okuyun (her bir çevirme kuplajının birbirinden korunamaması şartıyla). Burada tartışılan kuplaj hata modeli tek yönlüdür, yani j i. Aslında iki yönlü olabilir, yani i j aynı anda da olabilir. Bu daha karmaşıktır.Kısıtlı alan nedeniyle bu makale onu daha fazla tartışmayacaktır.
0 veya 1 birleştirme hatası modeli şu şekilde tanımlanır: bir birimin yukarı veya aşağı doğru göçü, ikinci birimin içeriğini 0 veya 1 olmaya zorlar. Şekil 3 (b) 'de gösterildiği gibi Sn, sıradan bir set 1 girişidir ve Sc, R / S flip-flop'u set 1'e zorlayan istenmeyen bir set 1 girişidir. < ; 1 > . R / S'nin R tarafı durumu, S tarafındaki duruma benzer. < ; 0 > . Modelin 4 olasılığı vardır: < ; 0 > , < ; 1 > , < ; 0 > , < ; 0 > .
Şekil 4 (a) 'da gösterildiği gibi, birim i ve birim j arasındaki 0 veya 1 birleştirme hatası modeli durum geçişinin bir örneğini burada bulabilirsiniz. 4 durum vardır: 00, 01, 10, 11, yani Sij, S00, S01 olarak temsil edilir, S10, S11. W0 / i, W0 / j, i biriminin 0'a ayarlandığı, j biriminin 0'a ayarlandığı ve durum S00 durumuna döndüğü anlamına gelir; W1 / i, W0 / j, i biriminin 1'e ayarlandığı, j biriminin 0'a ayarlandığı ve durum S10 durumuna geri döndüğü anlamına gelir; W0 / i, W1 / j, i biriminin 0'a ayarlandığı, j biriminin 1'e ayarlandığı ve durumun S01 durumuna geri döndüğü anlamına gelir; W1 / i, W1 / j, i biriminin 1'e ayarlandığı, j biriminin 1'e ayarlandığı ve durum S11 durumuna geri döner. Bu örnek diyagramdaki diğer durumların geçişinin belirli koşullar altında analizi, yukarıdaki yönteme uygun olarak gerçekleştirilebilir. S00'ün W1 / j koşulu altında S11'e dönüştürüldüğünü burada belirtmek gerekir. Normal koşullar altında S00, S11 durumu yerine W1 / j koşulu altında S01 durumuna geçmelidir, bu da 0 veya 1 birleştirme hatasının oluştuğunu gösterir. Yani, j, 0'dan 1'e () gittiğinde, i 1'e zorlanır, bu da < ; 1 > .
Yukarıdaki geçişin neden olduğu bağlantı hatası modelinden farklı olarak, köprü bağlantı hatası modeli ve durum bağlantı modeli bulunmaktadır. Bu iki bağlantı, mantık seviyesinden kaynaklanır ve göç ile hiçbir ilgisi yoktur.
1.5 Bitişik hücre indüksiyon hata modeli
Bitişik birim tümevarım hata modeli şu şekilde tanımlanır: Bir birimin içeriği, diğer tüm birimlerden oluşan şemadan etkilenir ve bu birimlerden oluşan şema 0 ve 1'den oluşur. Şekil 4 (b) 'de gösterildiği gibi, bitişik birimler hata birimi dahil olmak üzere hata birimi ile ilgili tüm birimleri ifade eder. b temel birimi temsil eder ve temel birim test edilen birimi temsil eder. Temel birimi içermeyen komşu birim, temel birimi ortadan kaldıran komşu birim, kısaca elenen komşu birim olarak adlandırılır. Bitişik birim indüksiyon hata modelinin temsil yöntemi şöyledir: Ci, j < d0, d1, d2, d3: b > Burada Ci, j temel birimlerin pozisyonlarıdır ve d0, d1, d2 ve d3 elimine edilmiş bitişik birimlerdir. Üç tür yakınlık birimi algılama hatası modeli vardır; bunlar, aktif yakınlık birimi algılama hata modeli, pasif yakınlık birimi algılama hata modeli ve statik yakınlık birimi algılama hata modeli. Aktif yakınlık birimi algılama hatası modeli şu şekilde tanımlanır: temel birim, ortadan kaldırılan komşu birimin değişmesi nedeniyle cihazın içeriğini de değiştirmiştir. Ci, j gibi < 0, , 1,1: 1 > , D1'in taşınması nedeniyle, temel birimin durumu 1 olur. Pasif komşu birim indüksiyonunun hata modeli şu şekilde tanımlanır: Temel birimin içeriği, bir tür elimine edilmiş komşu birimler tarafından oluşturulan model nedeniyle değiştirilemez. Ci, j gibi < 0,0,1,1: / 0 > , D0'dan d3'e 0011 olduğunda, temel birimin 0 durumu değiştirilemez. Statik komşu hücre indüksiyon hata modeli şu şekilde tanımlanır: Temel hücrenin içeriği, Ci, j gibi belirli bir elimine edilmiş komşu hücrenin oluşturduğu model nedeniyle belirli bir duruma zorlanır. < 0,1,0,0,1,1,1,1; - / 0 > , D0 ila d701001111 olduğunda, temel birimin içeriği 0'a zorlanır.
1.6 Adres çözme hata modeli
5 tür adres kod çözme hatası vardır: (1) Belirli bir adrese bir birim tarafından erişilemez; (2) Belirli bir birim için erişilebilir bir adres yoktur; (3) Belirli bir birimin birden çok adresine erişilebilir; (4) Belirli bir birim Birden fazla adresle erişilebilir; (5) Yukarıdaki dört türün herhangi bir kombinasyonu. VXI veya PXI yüksek yoğunluklu Dijital I / O kartındaki port seçiminin devre mantığı, adres kod çözme modeline eşdeğerdir.
2VXI veya PXI yüksek yoğunluklu Dijital G / Ç kartı teşhis algoritması
2.1 Teşhis algoritmasına giriş
Teşhis algoritması, yukarıdaki hata modelleriyle birlikte VXI veya PXI yüksek yoğunluklu Dijital I / O kartının özelliklerine dayanır ve ilgili hata modellerini en iyi tespit edebilecek yöntemi seçer. Her bir özel tip kart kartının devre yapısı farklı olabilir, ancak takılı hata modeli, geçiş hatası modeli, bağlantı hatası modeli, adres kod çözme hata modeli gibi bazı hata modelleri yaygındır. Spesifik devre yapısına göre, komşu birim indüksiyon hata modelinin algılama algoritmasının gerekli olup olmadığı belirlenir. Teşhis algoritmaları şunları içerir: seyahat algoritması, 0-1 algoritması, satranç tahtası algoritması, yürüme ve hızlı adım 0/1 algoritması vb.
2.2 Seyahat algoritması kavramı
Seyahat algoritması, belirli sayıda sonlu seyahat birimi dizisinden oluşur. Strok ünitesi, yüksek yoğunluklu Dijital I / O'nun her birimi için bir dizi tanı işlemleridır. Sürüş yönü ile gösterilen adres yönünde yukarı çıkabilir; seyahat yönü ile gösterilen adres yönünde aşağı inebilir; ilgisiz adres ile gösterilir. 0'ı (w0), 1'i (w1) olarak ayarlayın. Beklenen değer 0'ı (r0) olarak okuyun ve beklenen değer 1'i (r1) olarak okuyun. Hareket testi algoritması { (r0, w1); (r1: w0)}, { (r0, w1)} ve { (r1: w0)} hareket birimlerinden oluşur. Güçlü işlevlere sahip birçok seyahat algoritması türü vardır ve çeşitli hata modellerine yönelik çözümler vardır, ancak algoritmalar daha karmaşıktır, bu da hataları algılayabilir, ancak hataların yerini kesin olarak saptayamaz. Başlıca hareket algoritma türleri şunlardır: MATS +: esas olarak takılı hata modellerini algılar; hareket C-: ilgisiz 0 veya 1 bağlantı hatası modellerini algılar; A hareketi: ilişkili 0 veya 1 bağlantı hatası modellerini algılar; B hareketi: algılama ile ilgili Bağlantılı geçiş hata modeli ve taşıma hata modeli.
2.30-1 algoritması
Minimum test, 0 ayarı ve 1 ayarından oluşur. Algoritma 4 adıma bölünmüştür: (1) Tüm birimleri 0'a ayarlayın; (2) Tüm birimleri okuyun; (3) Tüm birimleri 1'e ayarlayın; (4) Tüm birimleri okuyun. 0-1 algoritması özellikleri: (1) tüm adres kod çözme hataları tespit edilemez; (2) sıkışmış hatalar tespit edilebilir ve konumlandırılabilir (adres kod çözme işleminin doğru olması koşuluyla); (3) tüm geçişler değil Hatalar tespit edilebilir; (4) Tüm kuplaj hataları tespit edilemez. Algoritma şu şekilde ifade edilir: { (w0); (r0); (w1); (r1)} Avantajı, algoritmanın kısa bir süre alması ve yerini tespit edebilmesidir.
2.4 Dama tahtası algoritması
Satranç tahtası algoritması, tüm birimleri birim grubu 1 ve birim grubu 2 olmak üzere 2 gruba bölerek bir satranç tahtası deseni oluşturur. Algoritma 4 adıma bölünmüştür: (1) 1'i birim grubu 1'e ve 0'ı birim grubu 2'ye ayarlayın; (2) tüm birimleri okuyun; (3) 0'ı birim grubu 1'e ve 1'i birim grubu 2'ye ayarlayın; 4) Tüm birimleri okuyun. Algoritma şu şekilde ifade edilir: M1 birim grup 1, M2 birim grup 2'dir. Özellikleri şunlardır: (1) Tüm adres kod çözme hataları tespit edilemez; (2) Takılı kalan hatalar tespit edilebilir ve tespit edilebilir (adres kod çözme işleminin doğru olması koşuluyla); (3) Tüm geçiş hataları tespit edilemez Algılandı; (4) Tüm bağlantı hataları algılanamaz. Bu algoritmanın avantajı kısa sürmesi ve konumlandırılabilmesidir. Bu algoritma esas olarak bitişik hücrelerin kısa devre tespitini amaçlamaktadır (adresin kodunun doğru bir şekilde çözülmesi şartıyla).
2.5 yürüme ve hızlı yürüme 0/1 algoritması
0/1 yürüme ve hızlı yürüme algoritması benzerdir, ancak temel birimi okurken davranış biraz farklıdır. Yürüme algoritması, diğer tüm birimler okunduktan sonra temel birimi okur; hızlı adım 0/1 algoritması, diğer birimleri okuduktan sonra her seferinde temel birimi okur. Spesifik algoritma Şekil 5'te gösterilmektedir.
Yürüme ve hızlı adım 0/1 algoritmalarının özellikleri şunlardır: (1) Tüm adres kod çözme hatalarını algılayabilir ve yerini belirleyebilir. Adres kod çözme hataları, temel birimin 2. adımda ayarlanamamasına neden olur ve algoritma, 5. veya 7. adımda hatayı bulabilir. Benzer şekilde, diğer üniteler 2. adımda ayarlanır ve arıza 4. ve 6. adımlarda bulunur. (2) Temel ünite 2. adımda ayarlandığından ve okuma (0 ve 1) tespit edildiğinden ve 5. ve 7. adımlarda bulunduğundan tüm sıkışmış hataları algılayabilir ve bulabilir. (3) Tüm taşıma hataları tespit edilebilir ve konumlandırılabilir. Çünkü 5. ve 7. adımlardaki okuma işlemlerinden sonra, temel birim 2. adımda bir ve geçiş eylemine sahiptir. (4) Tüm bağlantı hatalarını tespit edebilir ve bulabilir. 2. adımda, < ; 1 > , < ; 0 > , < ; > , < ; > Kuplaj hatası (1. adımda 0 veya 1'e göre), 4. ve 6. adımlarda arızayı bulun. 3. adımda, < ; 1 > , < ; 0 > , < ; > , < ; > Bağlantı hatası, 4. ve 6. adımlarda arızayı bulun. Algoritma, adres kod çözme hatalarını ve bağlantı hatalarını bulmada çok hassastır. Algoritma, bağlantı birimini ayarladıktan hemen sonra bir okuma işlemi gerçekleştirdiğinden, hangi birimin hangisine bağlandığı çok açıktır. 0/1 yürüme ve hızlı yürüme algoritması, pratik mühendislikte yaygın olarak kullanılmaktadır.
3VXI veya PXI yüksek yoğunluklu Dijital I / O kartları için tanılama algoritmalarının uygulama örnekleri
Alcatel-Lucnt'un 3G CDMA test platformunda dört adet Agilent VXI Chanel Digital I / O E1458A kullanılmaktadır.Hızlı ve doğru arıza yeri teşhis algoritmasının seçilmesinde temel gerekliliktir. Bölüm 2.5'teki açıklamaya göre, çeşitli algoritmaların özelliklerine bağlı olarak, yürüme 0/1 algoritması bu örnek için daha uygundur. Bu örnek, E1458A için bir test ve teşhis programı geliştirmek için NI LabWindows CVI [5] yazılımını kullanır.Test programı arayüzü, Şekil 7'de gösterildiği gibi, yürüme 0/1 algoritmasının kodunun bir kısmını içeren Şekil 6'da gösterilmektedir (sınırlı alan nedeniyle, kodun sadece bir kısmı gösterim için kullanılmaktadır). . Şekil 6'da gösterildiği gibi, TESTE GÖRE KENDİ KENDİNE BİT İNCELEME tablosu (arayüzün alt yarısında bulunur) yürüme 0/1 algoritmasını kullanarak tanı sonuçlarını görüntülemek için kullanılır. Tablonun ilk satırı kanal numarasıdır (Kanal), ikinci satır 0'a ayarlanmış testin sonucudur ve üçüncü satır 1'e ayarlanmış testin sonucudur. Test sonucu, ikinci satırın bir hücresinde 1 veya -1 gösteriyorsa (0'a ayarlanmışsa), hücreye karşılık gelen kanalın 0'a ayarlandığı ve bir hata olduğu anlamına gelir; ölçüm sonucu üçüncü satırın bir hücresinde görüntüleniyorsa (1'e ayarlanmış) 0 veya -1 çıktı ise, şebekeye karşılık gelen kanalın 1 hataya ayarlandığı anlamına gelir, böylece hatanın yeri doğru ve rahat bir şekilde raporlanabilir, yani hangi portun hangi hattı yanlış ve hata türü.
4. Sonuç
Soyut bir VXI PXI yüksek yoğunluklu Dijital I / O modelinin oluşturulmasıyla, hata modeli ve algoritmasının araştırılması ve tartışılması tanıtıldı ve uygun bir algoritma, yani yürüme 0/1 algoritması elde edildi ve VXI bu algoritma kullanılarak başarıyla geliştirildi. PXI yüksek yoğunluklu Dijital I / O otomatik teşhis sistemi, seri üretimin gerçek bakım sorunlarını çözer. Elbette bu fikri, bu algoritmaları iyileştirmek veya geliştirmek için uygulayabilir ve bunları diğer benzer modellerin devre yapılarına uygulayabilir, böylece pratik problemleri daha iyi çözebilir ve daha otomatik teşhis sistemleri geliştirebilirsiniz.
Referanslar
1 CHAKRAVARTY S, Gong Yiming Kombinasyonel devrelerde iki hat köprüleme hatasını teşhis etmek için bir algoritma C. 30th Conferecne on Design Automation, 1993: 520-524.
2 JHA N, GUPTA S. Dijital Sistem Testi M. Wang Xinan, Jiang Anping, Song Chundong, vb., Tercüme edildi .. Beijing: Electronic Industry Press, 2007.
3 BOPPANA V, FUJITA M. Bilinmeyeni modellemek! Modelden bağımsız hata ve hata teşhisine doğru C. IEEE Uluslararası Test Konferansı, 1998: 1094-1011.
4 Qin Liantong Kolej ve üniversitelerin bilgisayar odalarındaki bilgisayar giriş / çıkış ekipmanının arıza analizi ve onarımı repair J. Mikrobilgisayar ve Uygulama, 2015,34 (5): 47-50.
[5] Wang Jianxin, Yang Shifeng LabWindwos / CVI test teknolojisi ve mühendislik uygulaması M Beijing: Chemical Industry Press, 2006.
AET üyeleri için yıl sonu avantajları!
