Dünyanın en iyi çip uzmanları [düşük güçlü çip tasarımı] hakkındaki gerçeği ortaya koyuyor
Özet
Düşük güçlü çip tasarımı, bu yüzyılda ortaya çıkan en önemli tasarım yöntemidir. Düşük güçlü tasarım olmadan günümüzün akıllı telefonlarının, mobil cihazlarının, Nesnelerin İnterneti'nin ve yüksek performanslı bilgi işlem endüstrilerinin olmayacağı söylenebilir. Bu makale, çip güç tüketimi ve güç kaynağı gürültüsünün analiziyle başlar. , Düşük güçlü tasarımın birkaç yaygın yöntemini tanıttı ve düşük güçlü tasarım için birkaç olası geliştirme talimatı verdi. En yeni bir çip tasarım yöntemi olarak, çip grafiklerin boyutu küçüldükçe ve küçüldükçe, Düşük güçlü tasarım, mevcut ve gelecekteki yongalarda giderek daha önemli bir rol oynayacaktır.
Xinfan insanlar
Çip tasarımının gelişimine baktığımızda, kabaca üç aşamaya ayrılabileceğini görüyoruz:
İlk aşama, tasarım karmaşıklığını çözmektir: 1980'lerde geliştirilen mantık sentez aracı, tasarım verimliliğini ve ölçeğini büyük ölçüde geliştirdi; İkinci aşama, saat frekansını artırmaktır: 1990'larda çalışma hızını artırmak için saat frekansı onlarca MHz'den yüzlerce MHz'e çıkarıldı ve hatta GHz'e ulaştı. (Örneğin, bu yüzyılın başında Digital's Alpha çipinin saat frekansı 1.4GHz idi). Çip tasarımı ayrıca, zamana dayalı mantık sentezi ve yerleştirme ve yönlendirme gibi saat frekansı ve zamanlama etrafında döner. Üçüncüsü, düşük güçlü tasarım aşamasıdır. CMOS devrelerinin (çoğu entegre devre yongası CMOS devrelerini kullanır) dinamik güç tüketiminin (aynı zamanda çalışma gücü tüketimi olarak da adlandırılır) saat frekansı ile orantılı olduğunu ve ayrıca güç kaynağı voltajının karesiyle orantılı olduğunu biliyoruz. Bu sayede saat frekansı arttıkça çipin güç tüketimi de hızla yükseliyor (örneğin Alpha çipinin güç tüketimi 125 watt). 21. yüzyıla girdikten sonra, insanlar yavaş yavaş saat frekansını artırmanın artık performansı iyileştiremeyeceğini anladılar. Aksine, güç tüketimindeki artış bir dizi sorunu da beraberinde getirdi. Örneğin, artan yonga sıcaklığı, güç kaynağı ve sinyal gürültü yönetiminin (güç bütünlüğü-PI, sinyal bütünlüğü-SI) vb. Neden olduğu ısı dağılımı ve devre performansı düşüşü. Bu yüzyılın başından bu yana, mobil cihazların, özellikle cep telefonlarının yükselişi, bir düşük güçlü çip tasarım dalgasını tetikledi.
Intel, işlemci güç yoğunluğu değişikliklerini 1999'da zaman içinde verdi (Şekil 1'de gösterildiği gibi). O zamanki gelişme eğilimine (Moore Yasası) göre, transistörlerin boyutunun yıldan yıla küçüldüğü ve çipteki güç yoğunluğunun yakında nükleer reaktörlerin ve hatta roket nozüllerinin güç yoğunluğuna ulaşacağı hatta aşacağı görülebilir - bu kontrol edilemez bir durumdur. Bu nedenle, o zamanki endüstri fikir birliği, 35 nanometrenin teknoloji seviyesinin ve devrelerinin sınırı olduğu yönündeydi.
Ancak aslında mevcut teknoloji seviyesi 7 nanometreye ulaştı ve hala gelişmeye devam ediyor. Bu düşük güçlü tasarım vazgeçilmezdir. Söylenebilir Düşük güçlü tasarım olmadan nano ölçekli devre ve yonga olmazdı Hepimizin kullandığı akıllı telefonlardan bahsetmeye bile gerek yok.
Aşağıda, çip üzerindeki güç kaynağı ağını ve düşük güç tasarımı için yaygın yöntemleri kısaca tanıtıyoruz.
biliyoruz, Çip güç tüketimi temel olarak üç bölümden oluşur: dinamik güç tüketimi (anahtarlamalı güç tüketimi olarak da adlandırılır), kısa devre güç tüketimi ve statik güç tüketimi (ayrıca kaçak güç tüketimi olarak da adlandırılır). Bunlar arasında dinamik güç tüketimi, çalışma sırasında yük kapasitansını şarj eden ve boşaltan mantık geçidinden, kısa devre güç tüketimine mantık devresinin takla atma işleminin neden olduğu geçici kısa devre, statik güç tüketimi ise mantık devresindeki kaçak akımdan kaynaklanmaktadır. Bu nedenle, düşük güç tasarımı esas olarak bu üç parça güç tüketiminin nasıl azaltılacağına odaklanır.
Genellikle gördüğümüz devre şemasındaki güç kablosu (ve topraklama kablosu) ince bir teldir. Aslında, çipin içindeki güç ağı çok karmaşık. Şekil 2, tipik bir yonga güç ağını göstermektedir. Üst paket temas noktasından (C4) alt transistör devresine (Mantık) kadar on ila düzinelerce tel katmanı olduğu görülebilir. Her iki tel katmanı arasında bir geçiş deliği (Via) bağlantısı vardır. Yukarıdan aşağıya, tel genişten dara, kalından inceye doğru gider. Bu teller, büyük bir parazitik direnç ve kapasitans ağı oluşturur (çalışma frekansı yüksekse, parazitik endüktans da eklenir). Günümüzün sistem entegrasyonu (SoC) yongasında, güç ağındaki düğüm ve parazit cihazların sayısı milyarlarca kişiye ulaşabilir.
Koyabiliriz Çip üzerindeki güç ağı, büyük bir su dağıtım ve sulama sistemine benziyor: Güç kaynağı rezervuardır, güç kablosu drenajdır ve transistör yerdeki mahsuldür. Kanalın işlevi, suyu rezervuardan tarlalardaki ekinlere taşımaktır. Su yönlendirme kanalı da genişten dara, derinden sığa doğrudur ve son olarak suyu her mahsulün üzerine yönlendirir ve döker.
Güç gürültüsü ve etkisiBaşlangıçta, devreleri tasarlarken, insanlar her zaman güç kaynağı voltajının sabit bir değer olduğunu varsaydılar. Aslında, güç kaynağı ağındaki voltaj sabit bir tasarım değeri değildir, ancak devre çalışırken dalgalanır. Bunun nedeni, güç kaynağı ağında birçok parazitik direnç ve kapasitans olmasıdır (çalışma frekansı yeterince yüksekse parazitik endüktans da dikkate alınmalıdır). Güç kaynağı ağı iyi tasarlanmazsa, aşırı voltaj dalgalanmalarına neden olur ve bu da devre performansının düşmesine veya hatta çalışmamasına neden olur. Şekil 3, yonga güç kaynağındaki güç kaynağı voltajını ve akımını gösterir. Güç kaynağı voltajındaki değişikliğin sadece birkaç nanosaniye içinde 50 milivolta ulaştığı görülebilir.
Güç kaynağı voltaj gürültüsünü azaltmanın etkili bir yolu, güç kaynağı ağına bir dekuplaj kondansatörü eklemektir. Dekuplaj kondansatörü, kuraklık ve taşkınları önlemek için kanalın yanına yerleştirilmiş bir rezervuar gibidir: su seviyesi çok yüksek olduğunda, su seviyesinin nehir yatağının üzerine çıkmasını önlemek için rezervuara su boşaltılabilir. Su seviyesi çok düşük olduğunda kanal içerisindeki su seviyesinin stabilitesini sağlamak için haznedeki su kanala konulabilir. Benzer şekilde, dekuplaj kondansatörü de güç kaynağı voltajını dengeler. Dekuplaj kapasitörleri birkaç kategoriye ayrılabilir: yonga seviyesi, kapasitans değerleri fF (1E-15F) aralığında en küçüktür; paket seviyesi, kapasitans değerleri pF aralığında (1E-12F) ortalanır; ve devre kartı seviyesi, onlar Maksimum kapasitans değeri nF-uF (1E-9F ila 1E-6F) aralığındadır. Kapasitanslarının farklı büyüklük sıraları olduğu ve farklı frekans bantlarındaki (100MHz-1GHz, 10MHz-100MHz, 100KHz-10MHz) gürültüyü filtrelemek için kullanıldığı görülebilir. Çip üzerindeki bileşenlerin de dekuplaj kapasitansına (örneğin, transistör üzerindeki parazitik kapasitans ve teller arasındaki bağlantı kapasitansı) katkıda bulunacağına dikkat etmek önemlidir. Dekuplaj kondansatörünün nasıl yerleştirileceği çok karmaşık bir sorundur. Dekuplaj kondansatörü çalışma ünitesinden çok uzağa yerleştirilirse, voltaj gürültüsünü azaltma etkisi olmayacaktır. Rezervuarın kanaldan çok uzakta olması gibi, su seviyesi zamanında ayarlanamaz. Şekil 4, bir devre kartı üzerindeki iki ayırma kapasitörünün bir örneğini göstermektedir. Üst dekuplaj kondansatörü çipe yakın olduğu için etkisinin alt dekuplaj kondansatöründen çok daha iyi olduğu görülebilir.
Güç kaynağı voltaj gürültüsünün devrenin normal çalışmasını etkilememesini sağlamak için tüm çip üzerinde voltaj gürültü analizi yapmak gerekir. Voltaj gürültü analizi, tasarımcıların güç kaynağı ağındaki zayıf bağlantıları ve ayrıca çip üzerindeki (sıcak nokta) "sıcak noktaları", yani güç tüketiminin ve çipteki güç gürültüsünün en fazla olduğu yerlerde, böylece iyileştirilebilmelerine yardımcı olabilir. Gerilim gürültü analizi için iki yöntem vardır: statik ve dinamik. Statik yöntemler 1990'ların sonunda geliştirildi. Temel fikri çok basittir: Güç kaynağı ağını büyük bir direnç ağı olarak ele alır ve devredeki her mantık geçidini bir DC akım kaynağı olarak ele alır ve ardından Ohm yasasını çözer: (1 / R) V = I. Bunun tam yongalı Ohm yasasını çözdüğünü unutmayın.Ağ, milyonlarca ila milyarlarca direnç ve milyonlarca ila yüz milyonlarca akım kaynağı içerir ki bu çok zorlayıcıdır. Bununla birlikte, Ohm'un DC yasası olarak çipin çalışma durumunu çözmede birçok sınırlama vardır. En bariz olanı, CMOS'un dinamik olarak çalışan bir devre olmasıdır, gerçek bir geçici akım ve voltaj dalga formunu sabit bir DC değeriyle değiştirmek çok fazla doğruluğu kaybedecektir.
Bu yüzyılın başında, İnsanlar yukarıdaki statik analiz yöntemlerinin sınırlamalarının farkındadır, bu nedenle dinamik modeller ve analizler için gerçek geçici akım dalga biçimleri geliştirdiler. Bu zorluk, statik analizden daha büyük bir büyüklük düzeyidir. Her şeyden önce, güç kaynağı ağındaki parazitik direncin yanı sıra, parazitik kapasitans ve dekuplaj kapasitansı da dikkate alınmalıdır. Çalışma frekansı yüksekse veya analize çip paketleme dahil edilmişse, parazitik endüktans etkileri de dikkate alınmalıdır. İkinci olarak, zaman alanındaki geçici analiz gereklidir. Bu nedenle, yüksek performanslı bir sunucuda geçici bir analiz çalıştırmak 2-3 gün sürer. Dinamik analizin avantajı yüksek doğruluğudur ve sonuçları gerçek fiziksel koşullara daha yakındır (örneğin, ayırma kapasitans etkisini görebilirsiniz) ve çip tasarımında vazgeçilmez bir imza analiz aracıdır. Şekil 5, dolu bir yonganın dinamik basınç düşüşü dağıtım diyagramını göstermektedir.
Önceki tasarım sürecinde çip, paket ve sistem ayrı ayrı yapıldı. Yukarıdaki güç analizi araçlarına sahip olduklarından, tasarımcılar genel analiz ve optimizasyonu gerçekleştirebilir. Örneğin, önceki paketin tasarımcısı çip için doğru bir güç tüketimi modeline sahip değildi ve ya kaba bir tahmin kullanmak ya da çok fazla marj bırakmak zorunda kaldı. Artık çip gücü analiz aracı ile, çip paketi sisteminin genel optimizasyonunu mümkün kılan doğru bir çip güç modeli (CPM) oluşturulabilir. Şekil 6, çip paketi sisteminin genel optimizasyonunun şematik bir diyagramını göstermektedir.
Yukarıda belirtilen güç tüketimi ve getirdiği güç gürültüsü. Güç tüketimini ve etkisini azaltmak için, son on yılda birçok düşük güç tasarım yöntemi geliştirilmiştir. Örneğin, dinamik güç tüketimi voltajın karesiyle orantılı olduğundan, çipin içindeki devre için düşük voltaj (1.0V gibi) kullanabiliriz ve çip üzerindeki harici arayüzün sürücü devresi için yüksek voltaj (3.3V gibi) kullanabiliriz. Çok güçlü alan tasarımı. Çipin içindeki devre daha da alt bölümlere ayrılabilir.Örneğin, yüksek hızlı işlemler gerektiren devreler için (saat sürücü devreleri gibi) düşük eşikli bir mantık ünitesi kullanılır.Sızıntı akımı daha büyük olmasına rağmen, kısa gecikme gereksinimlerini karşılayabilir. Genel mantık devreleri için, kaçak akımı azaltmak için yüksek eşikli mantık hücreleri kullanılabilir. Bu, çok eşikli mantık hücresi tasarımıdır (Multi-Vt CMOS). Saat devresinin dinamik güç tüketimi genellikle çipin toplam dinamik güç tüketiminin% 30-40'ını veya daha fazlasını oluşturur.Bu nedenle, çip tasarımcıları saati birçok alana (Çoklu saat alanı) böler ve bazı çiplerdeki saat alanı eşittir. Yüzlerce var.
Aşağıda birkaç tipik düşük güç tasarımı ve yönetim yöntemini tanıtacağız.
Düşük Bırakma regülatörü (LDO)
Düşük bırakma regülatörü, devresi bir PMOS iletim geçidi, yüksek kazançlı bir hata amplifikatörü ve bir voltaj bölücü dirençten (bazen dekuplaj kapasitörleriyle) oluşan bir DC doğrusal regülatördür. Düşük gürültü, düşük maliyet ve yüksek entegrasyon avantajları ile çok çeşitli güç kaynağı voltaj çıkışı sağlayabilir. Bu nedenle, düşük güçlü tasarımda yaygın olarak kullanılmaktadır.
Düşük bırakma regülatörünün çalışma prensibi, gerilimi stabilize etmek için geri besleme kullanmaktır. Şekil 7'den görülebileceği gibi, PMOS iletim geçidinin çıkışı (tahliyesi), yani LDO'nun çıkışı, bir voltaj bölücü direnç aracılığıyla kazanç amplifikatörünün girişine bağlanır ve kazanç amplifikatörünün çıkışı, PMOS iletim geçidinin girişine bağlanır. Son (kapı). bu nedenle LDO'nun akım ve gerilim çıkışı, iletim geçidi tarafından kontrol edilecektir. Geri bildirim çalışma prensibi şu şekildedir: Iload artar, Vout azalır, Vf'nin azalmasına neden olur, Vin = Vf - Vref azalır, PMOS geçit voltajı Vgate azalır, Vgs = Vin - Vgate artar, Ipmos (Iload) artar ve Vout azalır Böylece voltaj regülasyonu amacına ulaşılır.
Tabii ki, gerçek yongadaki LDO devresi yukarıdaki şemadan çok daha karmaşık olacaktır. Örneğin, çok aşamalı bir hata amplifikatörü, PMOS iletim geçidi dizisi vb. Kullanılır. Ancak temel prensip aynıdır.
Dinamik voltaj frekans ayarı
(Dinamik Gerilim Frekans Ölçeklendirme-DVFS)
Dinamik voltaj-frekans ayarı, temel olarak dinamik güç tüketimini azaltmayı amaçlamaktadır. Dinamik güç tüketiminin, devrenin çalışma frekansı ile doğru orantılı olduğunu ve ayrıca güç kaynağı voltajının karesiyle orantılı olduğunu biliyoruz. Bu nedenle, devrenin çalışma durumu herhangi bir zamanda değerlendirilebiliyorsa ve çalışma frekansı ve güç kaynağı buna göre ayarlanabiliyorsa, güç tüketimini azaltma amacına ulaşılabilir.
Şekil 8, bir dinamik voltaj-frekans düzenlemesinin gerçekleştirme ilkesi diyagramını göstermektedir. İlk olarak, iki güç kaynağı voltajı VDDHigh ve VDDLow, bir voltaj kontrollü osilatör (VCO) ve bir dinamik voltaj-frekans düzenleme denetleyicisi (DVFS Denetleyicisi) sağlar.
Dinamik voltaj-frekans ayarlama kontrolörü, devrenin çalışma durumuna göre güç kaynağı voltajını ve çalışma frekansını belirleyecektir. Örneğin, belleğe erişim talimatı yürütüldüğünde, birkaç saat döngüsü gereklidir. Bu sırada, aritmetik mantık devresinin güç kaynağı voltajı ve çalışma frekansı azaltılabilir. Bir sonraki veri kümesi döndürüldükten sonra, güç kaynağı voltajı ve aritmetik mantık devresi Performans gereksinimlerini karşılamak için çalışma frekansı geri yüklenir. Şekil 9, iki güç kaynağı voltajı (VddHigh = 1.3V, VddLow = 0.9V) arasında işlemci çekirdeğinin güç kaynağı voltajının (VddCore) çalışma durumu ile dalga biçimini göstermektedir. Saat değişiminin dalga biçimi de verilir. Güç kaynağı voltajı VddLow olduğunda saat frekansının da azaldığı görülebilir.
Dinamik voltaj ve frekans ayarı, çalışma sırasında çipin güç tüketimini azaltmaktır.Bu nedenle, tasarımcı iyi bir dinamik voltaj ve frekans ayar kontrolörü tasarlamak için çip üzerindeki her modülün çalışma durumunu bilmesi gerekir.Aynı zamanda, zamanlama optimizasyonunda voltaj dikkate alınmalıdır. Değişim. İyi bir dinamik voltaj-frekans regülasyonu, dinamik güç tüketiminin% 20'sinden tasarruf sağlayabilir.
Güç Geçişi
Güç vanası temel olarak statik güç tüketimini (kaçak akımın neden olduğu güç tüketimi) hedef alır. Temel fikir, bazı işlevsel modüllerin çalışmadıkları zamanlarda güç kaynağının bağlantısını kesmektir. Bunun nedeni, kaçak akım ve voltajın, transistörün eşik altı aralığında üstel bir ilişkiye sahip olmasıdır, bu nedenle bu yöntemin statik güç tüketimini azaltmada önemli bir etkisi vardır. Şekil 10, güç kaynağı valfinin şematik bir diyagramını göstermektedir. Anahtarlar, MOSFET transistörleriyle yapılır. Bu anahtar, güç kaynağını iki alana böler: güç kaynağına bağlı taraf gerçek güç alanı (VDD alanı) ve devreye bağlı taraf sanal VDD alanı olarak adlandırılır. Gerçek güç alanının voltaj değeri değişmezken, sanal güç alanının voltaj değeri güç vanasının durumuna göre değişir. Güç vanası kapatıldığında (AÇIK), sanal güç alanının voltaj değeri VDD'ye çok yakındır (VDD eksi güç vanasındaki voltaj düşüşü); güç vanası kapalı olduğunda (KAPALI), sanal güç alanının voltaj değeri 0'a çok yakındır. (Güç kaynağı valfinin kaçak akımının ve devrenin statik direncinin ürünü).
Güç kaynağı valfini VDD'ye takmanın yanı sıra, güç kaynağı valfini VSS'ye de takabilirsiniz. Karşılık gelen, Sanal VSS alanı olarak adlandırılır. VDD üzerindeki güç valfine başlık anahtarı adı verilir ve VSS üzerindeki güç valfine alt bilgi anahtarı adı verilir.
Yukarıdan, ideal bir güç vanasını gerçekleştirmek için, bu küçük anahtar için birçok gereksinim olduğunu görebiliriz: açıldığında direnç değeri küçük olmalıdır; kapalıyken direnç değeri büyük olmalıdır (kaçak akımını azaltmak için) ); Açma ve bağlantı kesilme tepkisi hızlı olmalıdır. Aslında çipteki güç valfi sadece tek bir transistör anahtarı değil, yüzlerce transistör anahtarından oluşur. Bu yüzlerce güç kaynağı vanasının nasıl yerleştirileceği, doğru hesaplama ve analiz gerektirir. Şekil 11, çip üzerindeki bir güç valfinin düzenini göstermektedir. Her kırmızı nokta bir güç valfi anahtarını temsil eder. Görülebileceği gibi, birçok güç kaynağı valfinin çeşitli fonksiyonel modüllerin devreleri etrafına dağıtıldığı ve güç kaynağı valflerinin de statik bellek etrafında düzenlendiği görülebilir.
Bir güç vanası tasarlarken, çok önemli bir adım, açma sürecini analiz etmektir. Güç vanasının açılma işlemi, suyu boşaltmak için bir rezervuarın kapısını açmaya benzer. Bir yandan mümkün olduğunca kısa sürede tamamlanması umulurken, diğer yandan da kontrol edilebilir olması gerekir, böylece ani akım çok büyük olamaz (ani akımda). Kalkış akımı çok büyükse, yanındaki devre modülünün voltaj kararlılığını etkileyecek ve ayrıca güç hattı / toprak hattında gürültü oluşturacaktır. Uzun vadeli büyük ani akımlar elektron göçüne (EM-Elektron Göçü) neden olur, bu da tıpkı suyu boşaltmak için bir rezervuarın kapısının açılması gibi tellerin bağlantısını keser veya kısa devre yapar.Su akışı çok büyükse nehir kıyısı yıkanabilir. Bu nedenle, bu güç valfleri aynı anda açılmaz, ancak Belirli bir sıra ve zamanda açın. Bu şekilde, ani akım etkili bir şekilde kontrol edilebilir.
Şekil 12, bir ayak pedalı kullanılarak bir açma analizinin sonuçlarını göstermektedir. 100ns sırasında VSS'nin (pembe eğri) 3V'den 0V'ye düştüğü ve akımın (mavi eğri) 10ns'de yaklaşık 3A'lık bir tepe değerine ulaştığı görülebilir.
Daha önce de söylediğimiz gibi, güç tüketimi mevcut çip tasarımında en önemli faktör haline geldi.
1) Güç tüketimi, devre performansı, yonga ısısı dağılımı ve yonga güvenilirliği gibi bir dizi sorunu etkileyecektir;
2) Çipin işlevi ve zamanlama tasarımı ve optimizasyonu nispeten olgunlaşmıştır, ancak güç tüketiminin optimizasyonu konusunda hala yapılacak çok sayıda makale vardır;
3) Güç kaynağı pil kapasitesindeki artış nispeten sınırlıdır ve güvenlik faktörleri tarafından sınırlandırılmıştır (örneğin, bir süre önce meydana gelen Samsung cep telefonu pil patlaması).
Yukarıda, devre seviyesinde düşük güç tasarımı ve optimizasyonu getirdik. Aslında insanlar, diğer tasarım seviyelerinde düşük güç tüketen tasarımı ve optimizasyonu da araştırıyor. Örneğin, kayıt aktarım seviyesinde (RTL) güç tüketimi tahmini ve optimizasyonu artık geliştirilmiştir. Mimari düzeyde güç tüketimi tahmini ve optimizasyonu da geliştirme aşamasındadır. Bunun nedeni, güç tüketimi tasarım döngüsünde ne kadar erken değerlendirilirse ve üst düzey tasarım ne kadar yüksek olursa geri dönüş o kadar büyük olur. İnsanlar, donanımdaki güç tüketimini optimize etmenin yanı sıra, yazılım perspektifinden güç tüketimini azaltmak için de çalışıyorlar. En bariz örnek, uyku modunda çalışmayan programları ve uygulamaları yerleştiren işletim sistemi düzeyindeki güç yönetimidir. Ek olarak, insanlar derleyiciye güç optimizasyonu işlevleri eklemeyi de araştırıyorlar, böylece programlar ve uygulamalar çalışma sırasında en düşük güç tüketimini de sağlayabilir. Cihaz teknolojisinin, devre tasarımının, sistem entegrasyonunun ve yazılım geliştirmenin sürekli iyileştirilmesiyle birlikte, düşük güç tasarımının yukarıdaki tüm açılardan gelişmeye devam edeceği öngörülebilir.
