Mükemmel kurs: Gelişmiş proses teknolojisi entegre devre ESD devresi nasıl tasarlanır?
Giriş
Yarı iletken proses özelliği boyutunun sürekli küçültülmesiyle, cihazın performansını sürekli iyileştirmek için, LDD proses teknolojisi ve Salicide proses teknolojisi gibi birçok gelişmiş proses teknolojisi geliştirildi ve gerçek entegre devre prosesine uygulandı ve derin mikron altı Ve nano entegre devrelerin elektrostatik boşalmaya karşı koruması azalmaya devam ediyor, ancak dış ortamda üretilen statik elektrik azalmadı, bu nedenle entegre devrelerin ESD hasarı çok ciddi hale geldi. Şekil 1'de gösterildiği gibi, gelişmiş işlem teknolojisi platformunun cihaz yapısının şematik bir diyagramıdır.
Gelişmiş proses teknolojisinin kullanılması, CMOS entegre devrelerin elektrostatik boşalmaya karşı koruma yeteneğini neden azaltır?
Birincisi, sıcak taşıyıcı enjeksiyon (HCI) etkisinin üstesinden gelmek ve bir ışık drenajı katkılama (LDD) süreci ve yapısı geliştirmek için, LDD yapısı, cihazın kanal altındaki drenajının tepe elektrik alan yoğunluğunu azaltabilir, böylece cihazın uzun vadeli performansını iyileştirebilir. Kullanımdan kaynaklanan taşıyıcı enjeksiyon, cihazın IV karakteristik kayması sorununa neden olur. Bununla birlikte, LDD yapısının birleşme derinliği çok sığdır Derin mikron altı teknolojide, LDD yapısının bağlantı derinliği sadece 0.02um'dir ve kaynak ve drenaj uçlarındaki LDD yapısı iki "uç" a eşdeğerdir. Çıkış tampon seviye devrelerini tasarlamak için LDD yapısına sahip bu tür cihazlar kullanılıyorsa, ESD (Elektro Statik Boşalma-ESD) bunları "uç deşarjı" yoluyla kolayca yok edebilir.
İkincisi, CMOS cihazlarının dren, kaynak ve kapının temas direncini ve tabaka direncini azaltmak için manevi silisit Polikit ve Silisit işlemleri geliştirildi; daha gelişmiş bir süreçte Silisit ve Polikit birlikte üretilerek Salicide adı verildi Süreç, entegre devrelerin çalışma hızını etkili bir şekilde artırabilir. Salicide proses teknolojisi, aktif alanın ve polisilikonun yüzeyinde düşük dirençli bir Salicide film oluşturabilir. Bir ESD fenomeni meydana gelirse, ESD akımı önce düşük dirençli Salicide film boyunca akar ve büyük ESD akımı Salicide metal yüzeyinin ısınmasına ve cihazı doğrudan yakmasına neden olur.
Üçüncüsü, cihazın eşik voltajını ve çalışma voltajını düşürmek, böylece güç tüketimini azaltmak ve entegre devrelerin çalışma hızını artırmak için, geçit oksit tabakası gittikçe inceliyor. Bununla birlikte, geçit oksit tabakasının kalınlığı azalmaya devam ettikçe, kırılma gerilimi de düşmeye devam eder ve küçük bir ESD gerilimi geçit oksit tabakasını parçalayabileceğinden, ESD tarafından zarar görme olasılığı daha yüksektir.
Dördüncüsü, cihazın hızını ve frekansını sürekli iyileştirmek için, kanal uzunluğu orantılı olarak sürekli olarak azaltılır ve tek bir çipin maliyeti daha düşük olacaktır.Ancak, daha küçük bir kanal uzunluğu, cihazın kaynak ve boşaltma voltajını azaltacaktır, bu da ESD oluşturması kolaydır. ESD akımı ile yol ve yakıldı.
Şekil 1 Gelişmiş işlem teknolojisi platformunun cihaz yapısının şematik diyagramı
Gelişmiş teknolojinin entegre devrelerin ESD sağlamlığı üzerindeki etkisini daha iyi anlamak için, örnek olarak 200m kanal genişliğine sahip çıkış aşaması NMOS cihazını alın. 1m'lik bir proses kullanırken, ESD'si 2KV HBM'yi aşabilir; ancak 0.8m kullanılırsa İşlem sırasında, bu çıkış seviyesi NMOS cihazının ESD'si yaklaşık 1KV HBM'dir, çünkü çıkış seviyesi NMOS cihazı zaten 0.8 m işleminde LDD yapısını içerir; 0.35 m işlemi kullanılırsa, çıkış seviyesi NMOS cihazı LDD yapısını içerecektir ve Silisit kaynağı ve tahliyesi, ESD'si sadece birkaç yüz volt HBM'dir. Cihazın boyutu değişmeden kaldığında, gelişmiş işlemle üretilen cihazın ESD koruma kapasitesinin de büyük ölçüde azalacağı görülebilmektedir. Gelişmiş işlem teknolojisinde cihazın boyutunu artırmak, ESD özelliğini geliştiremez. Göreceli olarak geriye dönük işlemle üretilen cihazlarla karşılaştırıldığında, gelişmiş süreçle üretilen cihazların ESD koruma kabiliyetleri iyileştirilmemiş, ancak ciddi şekilde azalmıştır.İleri işlemlere sahip hemen hemen tüm CMOS entegre devre ürünleri bu sorunla karşı karşıyadır. Ek olarak, CMOS entegre devrelerin elektrostatik deşarj koruma kapasitesi standardı, ileri teknoloji kullanımı nedeniyle entegre devrelerin elektrostatik boşalma koruma kapasitesi standardını azaltmaz.
ESD eğitim kursu içeriğini oluşturun
Yukarıdaki bölüm, çip ESD tasarımına genel bir bakıştır.Eğer ESD tasarımında ustalaşmak istiyorsanız, sistematik olarak öğrenmeniz gerekir. Ancak mevcut koşullar altında, bu kadar profesyonel, sistematik bir çalışma sınıfı bulmamalısınız. Bu nedenle, entegre devre ile ilgili işlerle uğraşan daha fazla mühendisin entegre devre ESD devre tasarımının içeriğini anlamasına, ustalaşmasına ve bu konuda uzmanlaşmasına izin vermek için EETOP, 2018 Kasım ayının başlarında en çok satan "Entegre Devre Üretim Süreci ve Mühendislik Uygulaması" kitabının yazarı Wen Detong ile iletişime geçti. , 9 Kasım 2018'de bir kariyer penceresi olduğunu öğrendim, bu yüzden Öğretmen Wen'i kayıt yapması için davet ettim. "Entegre Devre ESD Devre Tasarımı ve Mühendislik Uygulaması" Bir dizi eğitim kursu. (Toplam 20 ders)
ESD eğitim kursunun ana içeriği
Bu ders serisi, ESD kavramı, statik elektrik üretme yöntemi, ESD modu ve testi (HBM, MM ve CDM), ESD devresinin tasarım penceresi, ESD cihazlarının fiziksel analizi, temel ESD koruma devresi ve tam yonga ESD devresini tanıtarak 20 dersten oluşur. Tasarım, vb., Entegre devre ile ilgili işlerle uğraşan mühendislerin ESD, ESD devre tasarım gereksinimleri ve ESD analiz yöntemlerinin ilkelerini hızlı bir şekilde anlamalarına ve böylece ESD ile ilgili sorunları çözme becerilerini geliştirmelerine olanak tanıyacak.
Kurs taslağının ücretsiz önizlemesi
Öğrenmeye katılmak için QR koduna uzun basın
İçerik özeti (toplam 20 ders)
İlk dersin ana içeriği: (ESD'ye Genel Bakış)
1. Statik elektrik kavramını, özelliklerini ve yollarını tanıtın. ESD statik elektriğinin, nesnelere zarar veren anlık güçlü ani yükselme akımları oluşturacağını açıklar.
2. Cihazın AA alanının erimesi, VIA'nın erimesi ve geçit oksit tabakasının bozulması gibi entegre devrelerde ESD fenomenini tanıtın.
3. İleri teknoloji sürecinin karşılaştığı ESD problemlerini tanıtın LDD yapısının uç deşarjı ve ESD'nin yüksek akımı Salicide metalin erimesine neden olacak ve ESD ile kolayca parçalanabilen geçit oksit tabakasının kalınlığı azalacaktır.
İkinci dersin ana içeriği: (ESD deşarj modeli)
1. İnsan vücudu modelini tanıtın (HBM İnsan Vücudu Modeli) İnsan vücudu statik elektriği depolayan bir kapasitör gibidir.Eğer yüklü bir insan vücudu çipe dokunursa, çip ESD'den zarar görür. Aynı zamanda HBM'nin eşdeğer devrelerini ve endüstri standartlarını tanıtır.
2. Makine modelini (MM Makine Modeli) tanıtın, makine metal bir malzemedir, ayrıca statik elektriği de depolayacaktır, çipin bir motorla temas etmesi çipin ESD tarafından hasar görmesine neden olacaktır. Aynı zamanda MM'nin eşdeğer devrelerini ve endüstri standartlarını tanıtır.
3. CDM Şarjlı Aygıt Modelini Tanıtın Paketlenmiş yonganın içinde büyük miktarda statik elektrik de birikecektir Statik yüklü yonganın doğrudan topraklanması yonganın ESD tarafından hasar görmesine neden olacaktır. CDM'nin endüstri standardı da tanıtıldı.
Üçüncü dersin ana içeriği: (ESD testi)
1. Güç pimleri arasında ESD testini uygulayın Çipin güç pimleri arasında elektrostatik boşalma olabilir. Farklı güç pimleri arasında, farklı toprak pimleri arasında ve güç pimleri ile toprak pimleri arasında ESD testleri gerçekleştirin. Herhangi bir harici kişinin veya makinenin statik elektrikle elektrostatik yükü pozitif veya negatif olabilir Bu nedenle, çipin her bir güç pini grubu üzerinde pozitif ve negatif polarite için iki ESD testi yapılmalıdır.
2. IO pini ile karşılık gelen güç pimi arasında ESD testini uygulayın.Çipin IO pini ile güç veya toprak pimi arasında elektrostatik deşarj görünebilir, bu nedenle IO pini ve karşılık gelen güç pini veya IO tüpünü kontrol etmeniz gerekir. ESD testi, pimler ve ilgili toprak pimleri üzerinde gerçekleştirilir. Herhangi bir harici kişinin veya makinenin statik elektrikle elektrostatik yükü pozitif veya negatif olabilir.Bu nedenle, çipin her bir IO pini, pozitif ve negatif polariteye sahip iki ESD testine, aynı IO pinine tabi tutulmalıdır. Dört ESD test kombinasyonu vardır.
3. IO pini ile karşılık gelen IO pini arasında ESD testini uygulayın.Analog devredeki diferansiyel amplifikatörün giriş aşaması, giriş terminalinin DC voltaj ofsetini ortadan kaldırmak için kullanılan iki giriş pimine sahiptir. Bu iki giriş Pim, ESD'nin özellikle zayıf olduğu yerdir.İki giriş pimine bağlanan diferansiyel giriş aşamasının elektrostatik deşarjdan zarar görüp görmediğini doğrulamak için ayrı elektrostatik boşalma testi gereklidir. Harici statik elektriğe sahip herhangi bir kişinin veya makinenin elektrostatik yükü pozitif veya negatif olabilir, bu nedenle çipin diferansiyel giriş aşamasında pozitif ve negatif polarite için iki ESD testi yapılmalıdır.
4. CDM'nin ESD testini başlatın, çipin VSS pinini elektrostatik olarak şarj edin ve elektrostatik yükü çipin alt katmanına yükleyin. Şarj işlemi sırasında, şarj pimi dışında diğer pimler askıya alınır, bu nedenle tümü Elektrostatik yük, alt tabakada depolanacaktır.Elektrostatik yükleme işleminin neden olduğu talaş hasarını önlemek için, elektrostatik yükleme devresi, akımı sınırlamak için yüksek dirençli bir dirençle seri bağlanmalıdır.Direncin direnci 10M'dan büyüktür. Şu anda, hemen hemen tüm yongalar P-tipi alt tabakalardır, bu nedenle burada sadece P-tipi alt tabakalara sahip yongalar tartışılmaktadır Çipin topraklama pimi doğrudan alt tabakasına bağlanır, böylece çipin topraklama pimi elektrostatik olarak yüklenir. Elektrostatik yükleme tamamlandıktan sonra, çipin diğer tüm pimleri (giriş, çıkış, giriş / çıkış ve VDD pimleri dahil) elektrostatik deşarj gerçekleştirmek için topraklanır ve böylece CDM elektrostatik boşalma testini tamamlar. Çipte depolanan statik elektrik pozitif veya negatif olabilir, bu nedenle çipin her bir pini üzerinde pozitif ve negatif polarite için iki ESD testi yapılmalıdır.
Dördüncü dersin ana içeriği: (ESD'de ek süreçlerin uygulanması)
1. Gelişmiş sürecin ESD problemini iyileştirmenin yollarını tanıtın ve cihazın ESD performansını iyileştirmek için SAB sürecini veya ESD IMP sürecini kullanın.
2. Salicide işleminin avantajlarını ve dezavantajlarını tanıtın.Avantajı, MOS tüpünün geçit ve kaynak ve drenaj aktif bölgelerinin yüzeyinde düşük dirençli bir Salisit oluşmasıdır, bu da geçidin direncini ve kaynak ve drenajın eşdeğer direnci Rd ve Rs'yi azaltır ve böylece MOS tüpünü iyileştirir Hız, tüm çipi geliştirme amacına ulaşmak için. Dezavantajı, ESD akımının drenaj yüzeyindeki düşük dirençli Salicide içinden akması ve yüksek sıcaklığın cihazı yakmasına neden olmasıdır.
3. SAB sürecini tanıtın: SAB süreci Salicide Olmayan alanı oluşturabilir ve böylece ESD'deki Salicide işleminin sorununu iyileştirebilir.
4. LDD yapısının avantajlarını ve dezavantajlarını tanıtın, avantajı HCI etkisini iyileştirmektir. Dezavantajı ise, LDD'nin bağlantı derinliğinin sadece 0.02m civarında olmasıdır ki bu, drenajın ve kaynağın her iki ucunda iki "uç" oluşturmaya eşdeğerdir.LDD yapılı bu cihaz çıkış aşamasında kullanılırsa NMOS kolaylıkla ESD olabilir. "Uç boşalması" ile yok edildi.
5. ESD IMP sürecini tanıtın, iki tür ESD IMP süreci vardır, biri N-tipi ESD IMP süreci, diğeri P-tipi ESD IMP sürecidir.
6. ESD IMP'nin işlevini tanıtın, ESD IMP, PN bağlantısının arıza gerilimini azaltabilir.
Beşinci dersin ana içeriği: (ESD koruma devresinin tasarım penceresi)
1. İletim hattı darbe teknolojisi (TLP) analiz yöntemini tanıtın Endüstri, cihazın ESD performansını anlamak için cihazın ESD TLP IV'ünü analiz etmek için genellikle TLP makinesini kullanır.
2. ESD cihazının sekonder arıza gerilimini tanıtın.İkincil bozulma termal bozulmadır.Cihaz termal denge durumundan termal olmayan denge durumuna geçer.Cihaz termal bozulma durumuna girdiğinde, ısı nedeniyle yanacaktır.
3. ESD tasarımına rehberlik etmek için ESD koruma devresi tasarım penceresini, çip voltajı VDD'nin nasıl kullanılacağını, geçit oksit kırılma voltajını ve cihazın termal bozulma voltajını tanıtın.
4. ESD koruma devresi tasarımı konseptini tanıtın (çip normal çalışırken, ESD koruma devresi kesme alanında çalışır.) Vb.
Altıncı dersin ana içeriği: (direnç ve diyot)
1. Direncin fiziksel analizini tanıtın Direnç esas olarak akım sınırlaması için kullanılır ve giriş portu için kullanılır Akım doygunluk teorisi ve direncin çığ kırılması nasıl anlaşılır.
2. Diyotların fiziksel analizini tanıtın, diyotları ESD koruma devreleri için giriş / çıkış pinleri olarak kullanın.
3. Diyot akımı toplama etkisini ve diyot akımı toplama etkisini iyileştirme yöntemini tanıtın.
4. Diyotun aktif alanının köşelerinde oluşan Salisitin yetersiz kalması problemini ve iyileştirme yöntemini tanıtın.
5. Diyot devrelerinin örnek uygulamalarını tanıtın.
Yedinci dersin ana içeriği: (NMOS)
1. Çığ çarpma etkisi ilkesini tanıtın.
2. NMOS'un aktif alanının köşelerinde oluşan Salicide'ın yetersiz kalması problemini ve iyileştirme yöntemini tanıtın.
3. Elektrostatik deşarj için parazitik BJT NPN kullanan GGNMOS'un çalışma prensibini tanıtın.
4. GGNMOS'un TLP IV eğrisini ve fiziksel mekanizmasının nasıl anlaşılacağını tanıtın.
5. ESD NMOS parazitik NPN'nin ESD sağlamlığını ve ESD NMOS tasarım kurallarının fiziksel mekanizmasını iyileştirmek için yöntemler tanıtın.
6. ESD NMOS parazitik NPN'nin tek tip olmayan iletimi problemini ve bunun nasıl geliştirileceğini tanıtın.
7. ESD tasarımı için ESD NMOS parazitik N-diyotunun nasıl kullanılacağını tanıtın.
8. ESD NMOS'un örnek uygulamasını tanıtın.
Sekizinci dersin ana içeriği: (PMOS)
1. Elektrostatik deşarj için parazitik P-diyot ve BJT PNP kullanan GPPMOS'un çalışma prensibini tanıtın.
2. GPPMOS'un TLP IV eğrisini ve fiziksel mekanizmasının nasıl anlaşılacağını tanıtın.
3. ESD PMOS'un ESD koruma kapasitesini ve ESD PMOS tasarım kurallarının fiziksel mekanizmasını geliştirmek için yöntemler tanıtın.
4. Parazitik ESD PMOS uygulama örnekleri
Dokuzuncu dersin ana içeriği: (SCR yapısı)
1. SCR'nin temel yapısını tanıtın: SCR, PNP ve NPN ile bağlantı kuyu direnci ile oluşturulur.
2. SCR'nin çalışma prensibini tanıtın. SCR'nin iki farklı durumu vardır:
3. SCR TLP IV eğrisini ve fiziksel mekanizmasının nasıl anlaşılacağını tanıtın.
4. SCR mandallama etkisini tanıtın Güç kaynağı VDD, SCR'nin kendi kendini sürdüren voltajından daha büyük olduğunda, mandallama etkisi ortaya çıkacaktır.
5. SCR'nin ESD sağlamlığını iyileştirmek için yöntemler tanıtın.
6. SCR uygulama örneklerini tanıtın
Onuncu dersin ana içeriği: (diyot devresi)
1. Giriş / çıkış ESD koruma devresi olarak kullanılan tipik bir diyot ESD koruma devresini tanıtın.
2. Diyot ESD koruma devresinin çalışma prensibini ve ESD elektrostatik deşarj yolunu tanıtın.
3. Diyot güç kelepçesi koruma devresini, toprak ile toprak arasında veya gerilim ile gerilim arasında ESD koruma devresini tanıtın.
4. Diyot güç kıskacı koruma devresinin ve ESD statik deşarj yolunun çalışma prensibini tanıtın.
On birinci dersin ana içeriği: (NMOS ve PMOS koruma devreleri)
1. Giriş / çıkış ESD koruma devresi olarak kullanılan NMOS ve PMOS ESD koruma devresini tanıtın.
2. GGNMOS ve GPPMOS ESD koruma devresinin bağlantı modunu ve çalışma prensibini tanıtın.
On ikinci dersin ana içeriği: (RC kapısı NMOS koruma devresini tetikler)
1. ESD algılama devresi ve ESD NMOS'tan oluşan ve ESD NMOS parazitik BJT NPN aracılığıyla deşarj olan RC geçit tetikleyici NMOS koruma devresinin çalışma prensibini tanıtın.
2. ESD NMOS parazitik NPN'nin tek tip olmayan iletimini geliştirme ilkesini tanıtın.
3. NMOS kapı voltajını Vg artırarak kaynak boşaltma delme voltajını azaltma ilkesini tanıtın.
4. RC geçit tetikleyicisi NMOS koruma devresinin uygulama örneğini tanıtın.
On üçüncü dersin ana içeriği: (geçit bağlantılı NMOS koruma devresi)
1. Parazitik BJT NPN aracılığıyla elektrostatik deşarj gerçekleştiren geçit bağlantılı NMOS ESD koruma devresinin çalışma prensibini tanıtın.
2. ESD NMOS parazitik NPN'nin tek tip olmayan iletimini geliştirme ilkesini tanıtın.
On dördüncü dersin ana içeriği: (substrat NMOS koruma devresini tetikledi)
1. Substrat tetiklemeli NMOS ESD koruma devresinin çalışma prensibini tanıtın Parazitik BJT NPN, elektrostatik deşarj için substrat akımı tarafından tetiklenir.
2. Alt tabaka ile tetiklenen NMOS koruma devrelerinin ESD sağlamlığını iyileştirmek için yöntemler tanıtın.
On beşinci dersin ana içeriği: (SCR koruma devresi)
1. SCR'nin ESD sağlamlığını iyileştirmek için yöntemler tanıtın.
2. SCR'nin TLP IV eğrisini ve fiziksel mekanizmasının nasıl anlaşılacağını tanıtın.
3. Geçit bağlantılı NMOS + SCR koruma devresinin çalışma prensibini ve fiziksel mekanizmasını tanıtın.
4. Geçit bağlantılı NMOS + SCR'nin TLP IV eğrisini tanıtın.
On altıncı dersin ana içeriği: (güç kaynağı pimleri arasında ESD koruması)
1. Geleneksel çift voltajlı devrelerin özelliklerini tanıtın.
2. Güç pimleri arasındaki ESD koruma devresinin tasarım gereksinimlerini tanıtın.
3. Güç pimleri arasında ESD korumasının çalışma prensibini tanıtın.
Ders 17'nin ana içeriği: (IO pinleri ile karşılık gelen güç pinleri arasında ESD koruması)
1. IO pinleri ile ilgili güç pinleri arasında ESD koruma ilkesini tanıtın.
2. ESD koruma devresini IO pini ile ilgili güç kaynağı pimi arasına tanıtın.
3. IO pinleri ile ilgili güç kaynağı pinleri arasında ESD koruma ilkesini tanıtın.
On sekizinci dersin ana içeriği: (IO pinleri ve karşılık gelen IO pinleri arasında ESD koruması)
1. IO pinleri ile ilgili IO pinleri arasında ESD koruma ilkesini tanıtın.
2. ESD koruma devresini IO pinleri ile ilgili IO pinleri arasına tanıtın.
3. IO pinleri ve ilgili IO pinleri arasındaki ESD korumasının çalışma prensibini tanıtın.
On dokuzuncu dersin ana içeriği: (CDM ESD koruması)
1. CDM deşarjının neden olduğu giriş aşaması devresinin kapısının bozulmasına giriş.
2. Giriş HBM ESD koruma devresi, CDM elektrostatik deşarjını iyileştiremez.
3. Giriş kapısını bir diyot aracılığıyla koruyan CDM'nin ESD koruma devresini tanıtın.
Ders 20'nin ana içeriği: (Tam çip ESD koruma tasarımı)
1. Güç kaynağını, IO ve CDM korumasını koruması gereken tam yonga ESD koruma tasarımını tanıtın.
2. Parazitik kapasitans ve direncin ESD koruma devresi üzerindeki güç hattı üzerindeki etkisini tanıtın.
3. Güç hatları üzerindeki parazitik kapasitans ve direncin etkisini iyileştirmek için yöntemler tanıtın.
4. Parazitik kapasitans ve direncin güç hatları üzerindeki etkisine ilişkin örnekleri tanıtın.
Kalabalık için uygun
-
Süreç Geliştirme Mühendisi (TD)
-
Düzen tasarım mühendisi
-
Analog devre tasarım mühendisi
-
ESD devre tasarım mühendisi
-
Çip arızası analiz mühendisi
Öğretim Görevlisi Profili
Wen Detong, kıdemli çip tasarım mühendisi. En çok satan kitap olan "Entegre Devre Üretim Süreci ve Mühendislik Uygulaması" nın yazarı. Xidian Üniversitesi Mikroelektronik Okulu'ndan mezun oldu, Semiconductor Manufacturing International (Shanghai) Co., Ltd.'de süreç entegrasyon çalışmalarından sorumlu çalıştı; daha sonra entegre devre işleminden sorumlu Solomon Systech (Shenzhen) Co., Ltd.'ye katıldı. Cihazlar, kilitleme efektleri ve ESD devre tasarımı üzerinde çalışın; Kasım 2018'de Solomon Systech'ten ayrıldı.
Telif hakkı bildirimi: 10 Kasım 2018'de, Bay Wen Detong, EETOP'a video içeriğinden tek başına sorumlu olma yetkisi verdi
Öğrenmeye katılmak için QR koduna uzun basın veya orijinal metni okumak için tıklayın
Chuangxin Konferans Salonu Hakkında
Chuangxin Lecture Hall, EETOP altında bir çevrimiçi eğitim platformudur ve gelecekte mikroelektronik endüstrisi için bir dizi çevrimiçi kurs başlatılacaktır.
EETOP, Çin'de özellikle yarı iletken alanında tanınmış bir elektronik mühendis topluluğudur, EETOP endüstri topluluğunun lideridir! Bu nedenle, kurslarımız, tasarımdan üretime, önden arkaya, analogdan dijitalden hibrit entegre devrelere, vb. İçeren yarı iletken entegre devrelerin tüm endüstri zincirine odaklanacaktır. Çabalarımızla Çin'in entegre devre gelişimine ve yetenek eğitimine çok az katkı sağlayabileceğimizi umuyoruz.
Büyük bir elektronik mühendisleri topluluğu olarak elbette sadece entegre devrelerle ilgilenmiyoruz, aynı zamanda donanım tasarımı ve gömülü tasarımla ilgili çeşitli kurslar da başlatacağız.
ESD kursuna katılmak için orijinal metni okumak için tıklayın
