HiPU Tasarımına Giriş-DAC19 Hedef Tespit Tasarım Yarışması FPGA Pist İkincisi Programı Giriş | AI Araştırma Enstitüsü 157 Ders Salonu Özeti
Leifeng.com AI Araştırma Enstitüsü Basın: DAC19 hedef tespit tasarımı, mobil odaklı tek hedefli nesne tespit yarışmasıdır.Yüksek tespit doğruluğu ve düşük enerji tüketimi olan kazanır. Ekibimiz, tek hedef tespiti için derin öğrenme algoritması ve Xilinx ZU3 için yapay zeka donanım hızlandırıcısı olan ShuffleDet'i tasarladı ve FPGA pistinde ikinci oldu. Bu paylaşım daha çok ekibimizin tasarım planını tanıtıyor.
Konuk paylaşma: Wenzhe Zhao, Xi'an Jiaotong Üniversitesi Yapay Zeka ve Robotik Enstitüsü'nde araştırmacı ve Rensselaer Polytechnic Enstitüsü'nde misafir akademisyen. Ana araştırma yönleri bilgisayar mimarisi, hata düzeltme kodu tasarımı ve kurumsal düzeyde depolama düzeni tasarımıdır.
Açık sınıf bağlantısı:
Konuyu paylaş: HiPU Tasarımına Giriş-DAC19 Hedef Tespit Tasarım Yarışması FPGA Parça ikincisi program tanıtımı
Ana hatları paylaşın:
-
DAC19 yarışmasının arka plan tanıtımı;
-
Algoritma seçimi ve eğitime giriş;
-
Genel amaçlı bir yapay zeka hızlandırıcının tasarımına giriş;
-
Performans analizi ve sonuç.
Leifeng.com AI Araştırma Enstitüsü paylaşım içeriğini şu şekilde düzenler:
Herkese merhaba, Xi'an Jiaotong Üniversitesi Yapay Zeka Enstitüsü'ndeyiz. Bu yıl DAC konferansında düzenlenen otomasyon sistemi tasarım yarışmasında ikinciliği kazandığında bugün ağırlıklı olarak tasarım şemamızı tanıtacağız. Bu projenin algoritma kısmından sorumluyum. Algoritma kısmı esas olarak hedef tespit hiyerarşik çerçevesinin inşası ve sinir ağı algoritmasının sıkıştırılmasına odaklanıyor. Daha sonra Bay Zhao, temel olarak donanım mimarisi tasarımından bahsedecek.
Bu, Nvidia ve DJI tarafından ortaklaşa düzenlenen bir yarışmadır.Veri seti DJI tarafından sağlanmaktadır.DJI drone'ları tarafından alınan hedef tespit veri setine dayanarak, yarışma doğruluğu, hızı, ağ verimliliğini ve diğer hususları dikkate alır. Bundan sonra, katılan takımlara karşılık gelen bir puan verin. Yukarıdakiler, oyunla ilgili genel bir giriş niteliğindedir.
Yarışmada, algoritmada iki ana görev vardır: Birincisi sinir ağlarının seçilmesidir.Bu görev çok küçük bir BP üzerinde sinir ağlarının konuşlandırılmasını gerektirir.Bu nedenle, küçük depolama alanı ve yüksek verimli olanı özellik çıkarımı için tercih edilir. Temel ağ. Bu ağ eğitim sürecinde iki ana optimizasyon gerçekleştirilir: Birincisi sinir ağını önceden eğitmek ve ikincisi donanımı optimize etmektir ShuffleNet V2, sonraki konfigürasyon için uygun olan 8'in katı olur.
Algoritmadaki ikinci çalışma, esas olarak ağın nicelleştirilmesini tanıtmaktır.Ağın nicelendirilmesi de iki ana bölüme ayrılmıştır.Birincisi, şeklin sol kısmında gösterildiği gibi bazı özel katmanları birleştirmektir. İkincisi, şeklin sağ kısmında gösterildiği gibi 8 bitlik nicemleme işlemidir.
İşte niceleme sürecindeki bazı önemli noktalar: İlk nokta, sinir ağı ne kadar küçükse, niceleme zorluğunun o kadar yüksek olmasıdır. Aşağıdaki şeklin sağ kısmına bir göz atın. Bu ifadeyi doğrulamak için yaptığımız bir deneydi. İkinci nokta, önceki sayfadaki kabin işlevidir. Bu işlev, esas olarak ağırlığı ve çıktının gerekli aralıkta taşmasını önlemek içindir.Ağın bir süre eğitilmesine izin vermek ve ardından ağırlık ve çıktı nispeten sabit olduğunda bunu kullanmak en iyisidir. Fonksiyonlar eklendi. Üçüncü nokta, çıktı değerini ifade eden oran_a'dır Bu değerin istatistikleri çok hassas bir süreçtir. Unutulmaması gereken dördüncü nokta, çevrimdışı niceleme çalışmasını tamamladıktan sonra, gerçek işlemde, yuvarlak işlevin gradyanını atlamanız gerektiğidir.
Miktar belirleme alanıyla ilgili olarak, aşağıdaki şekilde gösterildiği gibi aşağıdaki kağıtları okumanızı öneririm.
Bu bölümü bitirdim ve sonra öğretmen Zhao onu tanıtacak.
Ağımızı ve parametre eğitimimizi tamamladıktan sonra, sinir ağının verimli bir şekilde çalışabilmesi için bir dizi donanım hızlandırma işlemcisi tasarlamamız gerekiyor. Yukarıdaki hedeflere ulaşmak için hemen hemen tüm ağları destekleyebilen evrensel bir hızlandırıcı tasarladık ve HiPU adını verdik. Bu hızlandırıcı, matris işlemlerine ve vektör işlemlerine ek olarak temelde birkaç modül içerir, her şeyden önce genel kontrol modülüdür. HiPU'da temel olarak evrişim, derinlemesine evrişim, doldurma, havuzlama, kanallarla ilgili karıştırma işlemleri ve içbükey işlemlerle ilgilenir.
İlk olarak aşağıdaki şeklin sağ tarafında gösterildiği gibi birkaç temel işleme bakın, HiPU'nun temel yapısı.
Sonra, hesaplama sürecine bir göz atın.Örnek olarak evrişimi alın.Veri MRa ve MRb'ye yerleştirildikten sonra, hesap makinesi evrişimi başlatmak için bir komut verir ve daha sonra conv_ctrl modülü bir evrişimi birçok matris işlemine ve vektörüne ayırır. Hesaplama talimatları için, MPU ve VPU verileri dahili olarak okuyacak ve daha sonra hesaplamadan sonra hesaplamanın sonu için VPU'ya gönderecek ve ardından hesaplamadan sonra tekrar MRa'ya yazacaktır İşlem muhtemelen bu şekildedir. DW evrişimi, şekilde gösterildiği gibi benzerdir.
Şimdi, ilgili birkaç optimizasyona bakalım. Öncelikle, bir katmanı hesapladıktan hemen sonra geri dönmeyiz. Module_c'yi örnek olarak alın. Şimdi bir segmentasyon yapalım ve verilerin ilk yarısını doğrudan arkaya geçirelim. Verilerin ikinci yarısı 1x1'den geçer 3x3'ün evrişimi ve ardından 1x1'in evrişiminden sonra, önceki verilerle karıştırıldıktan sonra çıktı alınır. Bu süreçte, çıktının bir evrişim tamamlandıktan hemen sonra çıkacağı anlamına gelmez. İkinci optimizasyon hakkında konuşmaya devam edin. Bundan önce yaklaşımımızın sorunundan bahsedelim. Sorun şu ki, bir seferde 8 giriş kanalının verilerini okumamız gerekiyor, ancak giriş katmanında yalnızca üç RGB kanalı var. Bu tür verileri işlemek istiyorsanız, 5 kanalın 0'ını telafi etmek için, hesaplama verimliliği yalnızca sekizde üçtür. Bu sorunu çözmek için, ilk evrişim katmanı 3x3 ise, aşağıdaki şekilde gösterildiği gibi ilgili verileri düzenlemek için böyle bir dönüşüm yapmayı düşünebilirsiniz Bu yaklaşım, evrişim verimliliğini büyük ölçüde artırabilir.
Ayrıca sistemin optimizasyonuna bakalım.Sistem PS tarafı ve PL tarafı olmak üzere ikiye ayrılmıştır Evrişim işlemlerinin çoğu PL tarafında, son katmanın çıktısı ise PS tarafında yapılır. PL tarafında çok sayıda evrişim işlemi yaparken, PS tarafı boşta, ancak şimdi mevcut resmin evrişim işlemini yaparken, PS tarafı bir sonraki resmi önceden okuyacak ve bu şekilde önemli olabilir Görüntüleri okumak için harcanan zamanı azaltın. Calc bbox hesaplamasının optimizasyonuna ek olarak, hesaplama süresi C fonksiyonunun harici genişlemesi ile 2 milisaniyeden 0.6 milisaniyeye düşürülür ve görüntüyü okuma süresi de kısaltılabilir. Son olarak, başka bir sorun daha var: Daha önce kullanılan SD kart en iyi SD kart değil Bu tür bir utanç, PS tarafının resmi okuyor olması, ancak PL tarafının zaten hesaplanmış olması, bu nedenle güç tüketimini azaltmak için girişli bir saat eklenmiştir. .
Sonraki, HiPU'nun bir özetidir. HiPU'muz 268Gop'luk en yüksek hesaplama gücüyle tek frekans ve çift frekans modlarında 233 MHz'de çalışabilir. Kaynaklar arasında, LUT yaklaşık% 62'dir ve daha fazla iyileştirme için hala yer vardır. Programlama API'si C ve RISC-V tarzı derlemedir. Desteklenen ana işlemler aşağıdaki şekilde gösterilmektedir:
Aşağıdaki şekil, bu yarışmanın görevlerini farklı yapılandırma ortamlarında gerçekleştiren HiPU'nun performans analizini göstermektedir:
Yol Haritamızı şekilde gösterildiği gibi tanıtın:
Son olarak, lütfen tasarladığımız 2 Demo'nun tadını çıkarın:
Bugünün tanıtımı esas olarak bunlarla ilgili, hepinize teşekkür ederim.
Yukarıdakiler, bu sayıda davetliler tarafından paylaşılan tüm içeriklerdir. Daha genel sınıf videolar için lütfen Leifeng.com'a gidin (herkese açık hesap: Leifeng.com) AI Araştırma Kulübü topluluk İzlemek. WeChat genel hesabını takip edin: AI Araştırma Enstitüsü (okweiwu) , En son genel sınıf canlı yayın süresi önizlemesini alabilirsiniz.
