"Blog Makalesi Seri" CY7C68013 Sürücü Devresi Tasarımı
CY7C68013'ün sürüş devresi çok basittir 24MHz saat kaynağı sağlamaya, bir USB diferansiyel arayüz tasarlamaya ve güç kaynağını filtrelemeye ek olarak, diğer sinyaller dijital olarak kontrol edilebilir. Aşağıda gösterildiği gibi, Bingo tarafından tasarlanan CV7C68013A-56PVXC sürücü devresine kısa bir giriş:
(1) Öncelikle, USB diferansiyel devre tasarımının kalitesi, gerçek çalışma hızını belirler.
Bingo, 68013 ile iletişim kurmak için USB-Mini arayüzünü kullanır ve aynı zamanda kartın güç kaynağı işlevini tamamlar. Teorik olarak, USB 500mA'lık bir akım sağlayabilir ve 2.5W'lık güç, kartın çalışmasını desteklemek için yeterlidir.
PCB Layout D +, D-USB diferansiyel sinyal hatlarında, sinyal bütünlüğünü sağlamak için farkın uzunluğu son derece eşittir. Ek olarak, kasa ESD koruması için basit ve etkili olan 1uF ile topraklanmıştır.
(2) Aşağıda gösterildiği gibi 24MHz pasif kristal osilatör kullanın. Her zaman olmadan USB tanınmayacaktır.
(3) CY7C68013 yapılandırma çipi 24LC64 EEPROM
Kaldırma direncine dikkat edin!
Ek olarak: EEPROM boş değilse veya mevcut aygıt yazılımında makinede yüklü sürücü yoksa, KG1'e basarak A0 ve GND'ye kısa devre yapabilirsiniz, böylece 68013'ün içeriden çalıştırılması sağlanır. Elbette yepyeni bir filmse önemli değil.
(4) Sıfırlama piminin konfigürasyonu
Teorik olarak, 68013'ün sıfırlama pimi doğrudan yüksek olabilir, ancak aslında, Bingo birçok kez test edilmiş ve RESET'in harici bir bağlantı kapasitörüne bağlı olduğu görülmüştür, aksi takdirde 68013% 100 başarı oranına sahip olmayacak ve normal şekilde başlayabilir. Bu yalnızca Bingo'nun deneyim özetidir, bu nedenle aşağıda gösterildiği gibi devrenin bu kısmı hakkında tembel olmayın:
(5) Hile için RESERVED ayarları
Ek olarak, En hile AYRILMIŞ Ayrılmış olmasına rağmen pin , Ama NC değil. Kılavuz, kapının aşağı çekilmesi gerektiğini belirtmektedir, aksi takdirde PC 68013'ü tanımayacaktır!
(6) WAKEUP işlevi saati açık, ürün yapmıyoruz ve uykuya izin verilmiyor!
(7) Senkron saat IFCLK, aşağıdaki şekilde harici bir FPGA tarafından girilir (12 MHz çıkış, IC'nin normal çalışıp çalışmadığını doğrulamak için mevcuttur):
(8) Tüm kontrol sinyalleri, aşağıdaki şekilde gösterildiği gibi FPGA'ya bağlanır. FIFO adresi, FIFOADDR aracılığıyla seçilebilir; CS # OE # WR # RD # ve diğer kontrol sinyalleri doğrudan FPGA'ya bağlanır. PA0 PA1 kesmesi FPGA'ya bağlanır; Full Empty FPGA'ya girilir.Eğer stabilize etmek ve veri kaybetmemek istiyorsanız, bu iki sinyal ile işbirliği yapmanız gerekir, aksi takdirde FIFO dolu veya boş olacaktır.
