Wb_conmax tabanlı Wishbone ikincil veri yolunun tasarımı ve uygulaması
Zhu Xiubin
(Elektronik ve Elektrik Mühendisliği Bölümü, Zibo Meslek Yüksekokulu, Zibo 255314, Shandong)
: SoC teknolojisi, gömülü sistem tasarımında önemli bir tasarım yöntemidir ve SoC sistemindeki çeşitli IP çekirdeklerinin nasıl birbirine bağlanacağı gömülü tasarım verimliliği üzerinde büyük bir etkiye sahiptir. Yaygın çip üstü otobüsleri karşılaştırdıktan sonra, OpenCores tarafından düzenlenen Wishbone otobüsü tasarım için seçildi. OpenCores tarafından yayınlanan ve bakımı yapılan wb_conmax tabanlı bir Wishbone ikincil veri yolu tasarımı önerildi. Wishbone veriyolunun ikinci seviye genişlemesi sayesinde, SoC sistemi birden fazla IP'yi daha rahat bir şekilde entegre edebilir ve aynı zamanda, düşük güç tüketimi tasarımı için güç tüketimi optimizasyon stratejisi önerilmiştir. AEMB'ye dayalı en küçük SoC sisteminin iki sistem yapısı altında uygulama analizi sayesinde, ikincil veri yolu yapısının düşük güç tasarımı için fizibilitesi doğrulanır.
: Wb_conmax; ikincil veri yolu; çip üzerinde sistem
TB51 Belge tanımlama kodu: A Ürün numarası: 0258-7998 (2014) 03-0022-03
Son yıllarda, FPGA cihaz tasarımının ve üretim teknolojisinin sürekli olgunlaşması, FPGA'ları kullanarak ürün tasarımının maliyetini büyük ölçüde düşürmüştür.Yarı iletken proses teknolojisinin ilerlemesi ve EDA (Elektronik Tasarım Otomasyonu) teknolojisinin geliştirilmesi, ASIC (Uygulamaya Özel Entegre Devre) tasarımını da azaltmıştır. Sistem tasarım teknolojisinin hızla gelişmesine ek olarak, FPGA tasarımı ve SoC (System on Chip) prensibine dayalı ASIC tasarımı, tıpkı mikrodenetleyici tasarımında olduğu gibi gömülü sistem tasarımı alanında da yıllar önce yaygın olarak kullanılmaktadır.
SoC teknolojisi, son derece entegre, aygıt yazılımı tabanlı bir sistem entegrasyon teknolojisidir. Bir sistemi tasarlamak için SoC teknolojisini kullanmanın temel fikri, tüm uygulama elektronik sistemini tek bir çipe entegre etmektir. SoC tasarım sürecinde, en ayırt edici özellik Çip Üzerinde Veri Yolu'na (OCB) dayalı IP (Fikri Mülkiyet) çoklama teknolojisidir. Sistemin her IP modülü, yonga üstü veri yolu aracılığıyla diğer sistem işlev modülleri ile iletişim kurar, bu nedenle yonga üzerinde veri yolunun doğru seçimi ve makul tasarımı, gömülü sistemlerin uygulanması üzerinde önemli bir etkiye sahiptir.
Şu anda, daha etkili veri yolu standartları temel olarak şunları içerir: IBM'in CoreConnect veri yolu, ARM'in AMBA veri yolu, Silicore'un Wishbone veri yolu ve Altera'nın Avalon veri yolu. Bu dört veri yolu teknolojisi arasındaki en büyük fark, teknik özelliklerdeki farklılıklar ve teknik özelliklerinin eksiksiz olmasıdır.
Dört tip otobüs arasında, Wishbone veri yolu tek ücretsiz çip üstü veri yolu standardıdır ve OpenCores organizasyonu Wishbone'u, Wishbone veri yoluna dayalı çok sayıda açık IP çekirdeği sağlamak için yonga üzerinde veri yolu standardı olarak seçmiştir. Bu nedenle, SoC tasarımı için Wishbone yonga üzeri veri yolunu benimsemek, birçok ücretsiz kaynağı kullanabilir, böylece geliştirme maliyetlerinden tasarruf edebilir ve sistem geliştirme sürecini hızlandırabilir.
1.1 Wishbone veri yoluna genel bakış
Wishbone veri yolu spesifikasyonu, yumuşak çekirdekler, katı çekirdekler ve sert çekirdekler arasındaki ara bağlantı için kullanılabilen ve geliştirme araçları ve hedef donanım için özel gereksinimleri olmayan ve neredeyse tüm mevcut olanlarla uyumlu olan IP çekirdekleri arasındaki ara bağlantı için ortak bir arabirim tanımlar. Ana akım EDA sentez aracı, çeşitli donanım tanımlama dillerinde uygulanabilir.
Wishbone veri yolu yapısı nispeten basittir.Sadece yüksek hızlı bir veriyolu tanımlar ve 4 farklı IP ara bağlantı yapısı sağlar:
(1) Noktadan noktaya: İki IP çekirdeğinin doğrudan ara bağlantısı için kullanılır.
(2) Veri akışı: birden çok seri IP çekirdeği arasında eşzamanlı veri aktarımı için kullanılır.
(3) Paylaşımlı veri yolu: Birden çok IP çekirdeği bir veri yolunu paylaşır.
(4) Çapraz çubuk anahtarı: Sistem verimini iyileştirmek için birden çok ana ve bağımlı bileşeni aynı anda bağlayın.
Noktadan noktaya ara bağlantı, bir ana cihazın ve bir bağımlı cihazın birbiriyle iletişim kurmasına izin verir; veri akışı ara bağlantısı, özel bir noktadan noktaya ara bağlantı durumudur; paylaşılan veri yolu ara bağlantısı, iki veya daha fazla ana cihazın bir veya daha fazla bağımlı cihazla iletişim kurmasına izin verir , Ancak herhangi bir zamanda yalnızca bir çift ana / bağımlı aygıt birbiriyle iletişim kurabilir; çapraz ara bağlantı, birden fazla ana / bağımlı aygıt çiftinin birbiriyle iletişim kurmasına izin verir ve veri aktarım hızı yüksektir. Wishbone veriyolunun dört ara bağlantı yapısı Şekil 1'de gösterilmektedir.
Bu dört ara bağlantı yapısı arasında, çapraz çubuk anahtar yapısı şu anda daha yaygın olarak kullanılmaktadır. Bu yapıda, birden fazla ana cihaz, bağımlı cihazlara paralel olarak erişebilir. Bu, donanım mantığı kaynaklarını artıracak olsa da, çok yöneticili bir sistemde sistem verilerinin verimini önemli ölçüde artırabilir.
1.2 Uygulama analizi
Şu anda OpenCores organizasyonu, Openrisc işlemci için referans platformu orp'de wb_conmax, wb_conbus ve tcp_top gibi bir çapraz bağlantı yapısını benimseyen bazı Wishbone veri yolu IP çekirdeklerini piyasaya sürdü. Çoğu tasarımcı, tasarımı tamamlarken yukarıdaki IP'yi kullanır, ancak bu yapı ile tasarlanan SoC sistemine dayanarak, tüm ana cihazlar ve bağımlı cihazlar tek bir veri yolu üzerinden birbirine bağlanır. Düşük hızlı cihazlar için, zamanlama tasarım gereksinimlerini karşılamak için, donanım mantığı frekans azaltma yoluyla işlenmesi gerekir. Ancak veri yolundaki donanım devresi, sistemin genel güç tüketimini artıran yüksek hızlı bir saat üzerinde çalışıyor. Bunun ışığında, SoC tasarımında, farklı çevresel hızlar için, ikincil Wishbone veriyolunun mekanizması IP ara bağlantısını gerçekleştirmek için kullanılır. Bu, yalnızca sistemin sonraki geliştirme ve tasarım optimizasyonu için destek sağlamakla kalmaz, aynı zamanda daha fazla çevre biriminin genişletilmesini ve birbirine bağlanmasını kolaylaştırır.
2 Wishbone ikincil veri yolunun tasarımı ve gerçekleştirilmesi
Bu makalede tasarlanan Wishbone ikincil veri yolu wb_conmax IP çekirdeğine dayanmaktadır.İlk olarak wb_conmax çekirdeği kısaca tanıtılmıştır.
2.1 wb_conmax'ın uygulama yapısı
wb_conmax, Wishbone veriyolu spesifikasyonuna dayalı bir ara bağlantı matrisidir.Çapraz mod ara bağlantı yapısını benimser ve Wishbone veriyolu spesifikasyonuna göre tasarlanmış IP'nin entegrasyonu için doğrudan kullanılabilir. Esas olarak aşağıdaki özelliklere sahiptir:
(1) 8 ana cihazı destekler;
(2) 16 adede kadar bağımlı cihazı destekler;
(3) 1, 2 veya 4 önceliğini destekleyin.
Temel yapısı Şekil 2'ye atıfta bulunabilir. Wb_conmax'ın genel olarak SoC sisteminin gereksinimlerini karşılayabilen 8 × 16 bir yapı olduğu ve farklı master cihazlar ile farklı slave cihazlar arasındaki paralel iletişimi tamamen gerçekleştirebildiği şekilden görülebilmektedir. Dolayısıyla bu IP birçok tasarımda uygulanmıştır.
2.2 Wishbone ikincil veri yolunun somut olarak gerçekleştirilmesi
Bu makalede tasarlanan Wishbone ikincil veri yolu wb_conmax'a dayanmaktadır ve temel yapı Şekil 2'de gösterilmiştir.
Yukarıdaki şekildeki yapının spesifik uygulamasında, wb_conmax0, OpenCores üzerinde sağlanan wb_conmax'ı doğrudan kullanır ve adres alanı tahsisi, yaygın olarak kullanılan SoC sistemlerinde çeşitli adres alanlarının tahsisini karşılamak için yeterlidir. wb_conmax1, adres kod çözme bölümünü wb_conmax0 temelinde işler. Bunlar arasında, veri yolu köprüsü esas olarak wb_conmax0 ve wb_conmax1 arasındaki veri adresi sinyalinin ara bağlantısını ve senkronizasyon işlemini gerçekleştirir.
2.2.1 wb_conmax adres alanı tahsisi
wb_conmax 16 bağımlı aygıtı destekler, varsayılan adres alanı 0x0000_000, 0x1000_0000, 0x2000_0000 ... 0xf000_0000'dür ve her bir bağımlı aygıtın adres alanı 256 MB'a kadardır. Genel olarak gömülü sistem tasarımında, nispeten geniş adresleme alanına sahip SDRAM veya Flash ne olursa olsun, tasarım gereksinimlerini karşılayabilir. Bu nedenle, bu sistemde ikincil veri yolunun adresleme alanı 256 MB aralığında tanımlanır.
2.2.2 Otobüs köprüsünün tasarımı
Wishbone ikincil veri yolu tasarımının özel uygulaması için, bunlarla birbirine bağlı cihazların tümü standart Wishbone veri yolu sinyallerini kullandığından, AHB ve APB'ye sahip AMBA'nın aksine, veri yolu köprüsü tasarımı veri yolu sinyali dönüştürme sorununu içermez. Esas olarak adres kodlamasının gerçekleştirilmesini ve farklı saat alanı sinyallerinin senkronizasyon işlemini gerçekleştirir.
(1) Otobüs köprüsünde adres kodlaması
Wb_conmax1'in adresi wb_conmax'tan bağımsız olarak kodlanır.Tasarımı kolaylaştırmak ve sistem uygulamasını tatmin etmek için, wb_conmax1'in göreceli adresi basitçe 0x0000_0000, 0x0100_0000 olarak atanır,
0x0200_0000, 0x0300_000 ... 0x0f00_0000. Her bir Bağımlı cihaz için tahsis edilebilecek adres alanı 16 MB'dir ve bu, temelde gömülü sistemin düşük hızlı çevresel adreslemesinde karşılanabilir. Bağlantı, Şekil 2'de gösterilen otobüs köprüsü ile yapılır. Wb_conmax0'ın slave14'e bağlanırsa, gerçek sistemdeki düşük hızlı çevre birimlerinin erişim adresleri 0xe000_0000, 0xe100_0000, 0xe200_ şeklindedir.
000, 0xe300_0000 ... 0xef00_0000.
(2) Otobüs köprüsünde senkron mantık tasarımı
Wishbone ikincil veri yolunun tasarımında, iki seviyeli veri yolu, farklı cihaz uygulamalarının ihtiyaçlarını karşılamak için farklı saat frekanslarında çalışır, bu nedenle senkronizasyon mantığı veri yolu köprüsünde tasarlanmalıdır. Nispeten büyük veri hacmi veya patlama iletimi olan bazı işlemler için, eşzamanlı mantık tasarımı ulaşmak için genellikle FIFO kullanır; diğer nispeten küçük veri aktarımları için basit çift D flip-flop kaydı ve yanıt sinyali bekleme mekanizması kullanılır.
Bu tasarımda, ikinci seviye veriyolunun çalışma frekansı, birinci seviye veriyolunun çalışma frekansının yalnızca eşit bir bölümüdür, bu nedenle senkronizasyon mantığı, yanıt sinyalleri için bir bekleme mekanizması benimser. Genel olarak, çok seviyeli bir veri yolu sisteminde, yüksek hızlı veri yolunun ve düşük hızlı veri yolunun çalışma frekansı genellikle ilişkinin 4 katı veya 2 katıdır. İkincil veri yoluna bağlı çevre birimlerin çalışma frekansını hesaba katan veri yolu köprüsü, iki seviyeli veri yolunun çalışma frekansını 4: 1 ilişkisine ayarlar. Yanıt bekleme sinyalinin işlenmesi, donanım sayacının karşılık gelen bitine karar verilerek gerçekleştirilir.
3 İkincil veri yolu yapısına dayalı minimum SoC sisteminin uygulama analizi
Bu yazıda, Wishbone veriyolu arabirimine sahip açık kaynaklı mikroişlemci AEMB, on-chip-ram, gpio ve UART denetleyicisi en küçük SoC sistemini oluşturur. SoC sistemi, ara bağlantı için tek bir Wishbone veri yolu ve iki seviyeli bir Wish-bone veri yolu kullanır. SoC sisteminin harici arayüzü perspektifinden bakıldığında, iki tip SoC sistemi iki set GPIO ve UART kontrol cihazı ile donatılmıştır. Bunların arasında, tek bir Wishbone veriyolu yapısı ile birbirine bağlanan SoC sistem yapısı Şekil 3'te gösterilmektedir.
SoC sistemi, Şekil 4'te gösterildiği gibi ikincil veri yolunun ara bağlantı yapısına dayanmaktadır. Bir analiz prototipi olarak gpio0 ve uart0, sistemdeki yüksek hızlı cihazlar olarak birinci seviye veri yoluna bağlanır ve karşılık gelen gpio1 ve uart1, düşük hızlı çevre birimleri olarak ikinci seviye veri yoluna bağlanır. Birinci seviye veri yolunun frekansı 60 MHz'e ayarlanmıştır ve ikinci seviye veri yolunun frekansı 15 MHz'e ayarlanan dörde bölünmüştür.
Yukarıda bahsedilen farklı sistem yapılarına sahip SoC sistemleri için, Altera tabanlı EP2C50 serisi FPGA, Tablo 1'de gösterildiği gibi FPGA uygulamasına dayalı kaynak kullanım raporu elde etmek için kapsamlı adaptasyon için QuartusII kullanır.
Basit güç analizi için QuartusII'deki entegre güç analizi aracı Powerplay Power Analyzer Tool'u kullanın. Singlebus_soc'un veri yolu frekansı tek bir 60 MHz'dir, doublebus_soc'un ilk veri yolu frekansı 60 MHz ve ikinci veri yolu frekansı 15 MHz'dir. İki sistem yapısının basit güç tüketimi analiz raporu Tablo 2'de gösterilmektedir.
Tablo 1'de listelenen verilerin karşılaştırmalı analizi sayesinde, tek veriyolu yapısına kıyasla ikincil veri yolu yapısının, veri yolu köprüleri gibi ilgili mantığın kullanılması nedeniyle SoC sisteminin donanım uygulama alanını artırdığı görülmektedir. Tablo 2'deki veri karşılaştırmasından, ikincil veri yolu yapısını kullanan SoC sisteminin çekirdek dinamik güç tüketiminin, tek bir veri yolu yapısına sahip SoC sisteminden önemli ölçüde daha düşük olduğu görülebilir.
Bu metin, SoC sistem tasarımını sürdürmek için Wishbone veri yolunu seçer. Wishbone veri yolu spesifikasyonunun analizi yoluyla, Wishbone veri yolu spesifikasyonuna dayalı sistem tasarımı ara bağlantısının sınırlandırılması keşfedilir. Buna yanıt olarak, bu makale wb_conmax tabanlı iki seviyeli bir Wishbone veri yolu tasarım yöntemi önermektedir. Wishbone ikincil veri yolunun genişletilmesi sayesinde, sistem tasarımı, tasarımın yeniden kullanımını geliştiren sistem IP tipine göre kolayca bölünebilir ve birbirine bağlanabilir ve aynı zamanda, düşük güç tüketimi için daha katı gereksinimleri olan tasarım için bir optimizasyon stratejisi sağlar. Son olarak, basitleştirilmiş bir SoC sistemi oluşturarak, iki farklı veri yolu yapısının birbirine bağlanmasına dayanan SoC sistemi sentezlenir ve güç tüketimi analiz edilir ve ikincil veri yolu yapısının düşük güçlü tasarımda uygulanmasının uygulanabilirliği doğrulanır.
Referanslar
OpenCores Organizasyonu Taşınabilir IP çekirdekleri için Wishbone System-on-Chip (SoC) ara bağlantı mimarisi Revizyon: B.3, 2002-09-07: 4-32.
RUDOLF U. Wishbone ara bağlantı matrisi IP çekirdeği Rev. 1.13, 2002-10-03: 5-12.
Song Yunyang, Luo Rengui, Hou Ligang, vb. Wishbone / AMBAAHB otobüs köprüsünün çip üzerinde sistemde ön uç tasarımı Elektronik Mühendisi, 2007 (33): 18-20.
Kai Yuanhai, Wang Chao, Zheng Yong.S3C2440 ve WinCE platformuna dayalı FIQ sürücüsünün uygulaması. Mikrobilgisayar ve Uygulama, 2012, 31 (24): 89-91.
Sang Shengfeng, Zhang Dexue, Yu Guoping AEMB yumuşak çekirdekli işlemci SoC sistem doğrulama platformu Tek çipli mikro bilgisayar ve gömülü sistem uygulaması, 2010 (4): 43-45.
Yan Yongming, Liu Yimin, Zeng Yun, ve diğerleri 8051 yumuşak çekirdeğe dayanan SOPC sisteminin tasarımı ve uygulaması Elektronik Teknoloji Uygulaması, 2005, 31 (10): 72-75.
