Yeniden yapılandırılabilir çiplerin metodolojik ilkeleri
Yeniden yapılandırılabilir çip Yazılım ve donanım ikili programlamanın özellikleriyle, donanım mimarisi ve işlevleri, yazılım değişiklikleri ile gerçek zamanlı olarak dinamik olarak değişir, bu nedenle yazılım tanımlı çip olarak da adlandırılır. Yeniden yapılandırılabilir yongaların ortaya çıkışı, "uygulama tanımlı yongaların" uzun vadeli arayışını gerçekleştirmek için "uygulama tanımlı yazılım ve yazılım tanımlı yongalar" açmıştır ve geniş uyarlanabilirliği, onu uygulamaya özel entegre devrelerin, programlanabilir cihazların ve Klasik işlemcilerin güçlü bir rakibi. Yeniden yapılandırılabilir çip teknolojisinin gelişimi, katlanmalar ve dönüşler yaşadı. Yeniden yapılandırılabilirlik kavramı 1960'ların başlarında önerilmiş olmasına rağmen, nihayet bir atılım elde etmek yarım yüzyıldan fazla sürdü. Yeniden yapılandırılabilir çiplerin en eski teknik kaynağı, 1980'lerin sonunda ortaya çıkan üst düzey kapsamlı teorilere ve yöntemlere kadar izlenebilir. Yeni yüzyıla girdikten sonra, 10 yıldan fazla aralıksız sürdürülen çabaların ardından, Çinli bilim adamları bir dizi temel anahtar teknolojiyi aştılar ve yeniden yapılandırılabilir çipler alanında küresel lider oldular. Yeniden yapılandırılabilir yongaların metodolojik ilkelerini anlamak, bu yeni teknik rotanın önemi hakkında derinlemesine bir anlayış sağlayabilir.
Dinamik olarak yeniden yapılandırılabilir yongaların nitelik sınıflandırması ve potansiyel özellikleri
Yeniden yapılandırılabilir yongalar genellikle FPGA olarak yanlış anlaşılır. Sadece yurt içinde değil, aynı zamanda uluslararası olarak. Evde, bu yönün anlaşılması daha da azdır.
Yeniden yapılandırılabilir yongaların benzersizliğini göstermek için, dört çeyreklik bir grafik oluşturmak için yazılım programlanabilirliği ve donanım programlanabilirliğini iki eksen olarak kullanıyoruz (Şekil 1). Mevcut yongaların nasıl yerleştirilebileceğine bir göz atalım. Hangi çeyrek. İlginç olan, CPU'lar ve DSP'ler gibi iyi bilinen işlemcilerin ikinci çeyrekte olmalarıdır çünkü yazılımları programlanabilir ve donanımları temelde çok mobil değildir. SOC ve uygulamaya özgü entegre devre (ASIC) üçüncü çeyrekte, FPGA ve EPLD ise dördüncü çeyrekte.
Şekil 1 Dinamik yeniden yapılandırılabilir yongaların nitelik sınıflandırması
İlk çeyrekteki çipler yalnızca yazılımla programlanabilir değil, aynı zamanda donanımla programlanabilir ve hatta yazılım programlaması altında donanımla programlanabilir. Açıkçası, mevcut çipler bu kategoriye ait değil. İlk çeyrek, dinamik olarak yeniden yapılandırılabilir bir çip olarak özetlenebilir, bazen RCP veya CGRA olarak da adlandırılır, vb. Özellikleri şunlardır: yazılım ve donanım programlanabilir, karışık taneciklik, yazılımın değişmesiyle çipin donanım işlevi değişir, uygulama yazılımı ve yazılımı değiştirir. Donanımı tekrar değiştirin. Ve CPU'lar ve diğer işlemcilerle birçok benzerliği vardır ve geliştiricilerin temel yonga tasarımı bilgisine ihtiyaçları yoktur. ASIC'ler gibi, bu tür çipler de iyi enerji verimliliğine ve hesaplama verimliliğine sahiptir. Açıkçası, bu tür bir yonganın öznitelik sınıflandırması öncekinden farklıdır ve FPGA vb. İle karıştırılmamalıdır.
Geleneksel yongalardan farklı olan dinamik yeniden yapılandırılabilir yongaların beklenen özellikleri ve potansiyel yetenekleri şu şekilde özetlenebilir: (1) Yazılım ve donanım programlanabilir; (2) Donanım mimarisinin dinamik değişkenliği ve verimli mimari dönüştürme yetenekleri; (3) Her ikisi de yüksek Hesaplama verimliliği ve yüksek enerji verimliliği; (4) İçsel güvenlik; (5) Çip tasarımı bilgisi ve yeteneği olmadan uygulama basitliği; (6) Yazılım tanımlı yonga; (7) Zekayı gerçekleştirme yeteneği.
Bunlar arasında, yazılım tanımlı çipin işlevi dikkate alınmaya değer. "Uygulamalar yazılımı tanımlar ve yazılım çipleri tanımlayabilir" gerçekleştirilebilirse, çip tanımlayabilen uygulamalarla eşdeğerdir. Bu zincir açıldıktan sonra, bir tür "evrensel adanmış çip" haline gelir, bu nedenle hem çok yönlülüğü hem de özgüllüğü vardır.
Bir diğer önemli endişe, zeka elde etme yeteneğidir. Tasarım spesifikasyonlarında tanımlanan çip farklılaşmasının sadece ürün üretiminin erken aşamasında var olduğunu anlamak zor değildir; çip cihaza takıldıktan sonra farklılaşması artmaz; zaman geçtikçe farklılaşma sadece daha da küçülecektir. Bu nedenle, çipin "eğitimini" çipin anlayabileceği şekilde nasıl gerçekleştireceğimizi ve çipin "eğitim" alma sürecinde "öğrenmeyi" nasıl gerçekleştirebileceğini incelememiz gerekir. Çip, kullanım sırasında sürekli olarak "öğrenebilir" ve "eğitim" yoluyla kendini geliştirebilirse, farklılaşma artmaya devam edebilir. Bu nedenle, çipin şu özelliklere sahip olması gerekir: öğrenme yeteneği, mimariyi sürekli değiştirme yeteneği ve işlevleri sürekli iyileştirme yeteneği.
Dinamik yeniden yapılandırılabilir yongaların gelişim süreci ve metodolojisi
Şekil 2 Donanım açıklama dili ve donanım uygulama şeması
1980'lerde insanlar bu konuyu tartışmaya başladıklarında, ilk önce Şekil 2'nin sağ tarafında devre şeması vardı, sonra onu nasıl tanımlayacaklarını, yani Şekil 2'nin sol tarafındaki açıklamayı hayal ettiler. Bununla birlikte, entegre devre tasarım metodolojisinin gelişmesiyle birlikte, açıklamadan aynı işleve sahip bir devre tasarlamak, HDL'den mantık sentezi ve diğer yonga tasarımının temel fikrini elde eden ana tasarım haline geldi. Sadece bu temel fikir, çoğu insanın hayal ettiği kadar basit değil ve dikkate alınması gereken bir dizi yöntem var.
Şekil 2'nin sağındaki devre şemasının solda açıklanan fonksiyonları uygulayabildiğini anlamak zor değildir, ancak bu devre, 3 çarpan, 2 bölücü, 2 toplayıcı ve 3 çıkarıcı dahil olmak üzere yeterince optimize edilmiş bir sonuç değildir. Her aritmetik birim pahalıdır ve yapının nasıl optimize edileceğini düşünmek gerekir.
1980'lerin sonunda ve 1990'ların başında oluşturulan Yüksek Seviye Sentez teorisi ve yöntemi, davranış tanımlamasından devreye kadar en uygun tasarım yöntemidir. Her şeyden önce, veri bağımlılığını bulmalıyız.Veri bağımlılığı kurulduğunda, işlem işlem zamanına bölünebilir ve işlem, hesaplama kaynaklarının yeniden kullanımını gerçekleştirmek için programlanabilir.
Şekil 3 (a) 'da gösterildiği gibi, bir hesaplamanın yürütme süreci birkaç zaman aralığına bölünebilir.Aynı zaman aralığında yürütülmeyen işlemler aynı anda gerçekleşmez. Bu nedenle, aynı kaynak, kaynağın yeniden kullanımı olarak adlandırılan üst ve alt arasında paylaşılabilir. Şekil 3'teki şema 1'de iki çarpan, bölücü, toplayıcı ve çıkarıcı kullanılmıştır.
Şekil 3 Kaynakların yeniden kullanımı için operatör planlaması
Veri bağımlılığı ilişkisinin analizi sonucunda, Şekil 3 (a) 'da iki işlem olduğu, daha önceki işlemlere bağımlı olmayan bir toplama ve çıkarma işleminin olduğu, bunları ileriye taşıyabileceğiniz ve sonucun bir azaldığı görülebilir. Toplayıcı, bir çıkarıcı ve son olarak yalnızca iki çarpan, iki bölücü, bir toplayıcı ve bir çıkarıcı Şekil 3 (b) 'de gösterilmiştir. Elbette, donanım kaynaklarının kullanımı daha da azaltılabilir, ancak kritik yolun büyümesine ve performans düşüşüne neden olacaktır (Şekil 3 (c)).
Yukarıdaki işlem sayesinde bir devrenin gerçekleştirilmesi için pek çok olasılığın bulunduğunu bulmak zor değil, 2 çarpan, 2 bölücü, 2 toplayıcı ve 2 çıkarıcı veya sadece 1 çarpan ile uygulanabilir. , 1 bölücü, 1 toplayıcı ve 1 çıkarıcı elde etmek için. Kaynakların yeniden kullanılmasını sağlamak için bilgi işlem zamanını akıllıca düzenleyerek, bu operatör planlamasıdır.
Operatör programlaması tamamlandığında, kaynak tahsisi yapılmalıdır. Aynı türden birden fazla kaynak, bir zaman aralığında aynı anda göründüğünde, bunlar işlemin bağlama yöntemiyle aynı değildir ve kaynak tahsis yöntemi de farklıdır, bu da farklı ara bağlantı sonuçlarına neden olur. Şekil 4'te gösterildiği gibi, toplama işlemini toplayıcıya bağlamanın farklı yolları nedeniyle, Şekil 4 (b) a1, a3 ve a4'ü toplayıcı 1'e ve a2'yi toplayıcı 2'ye; Şekil 4 (c) ise a1'e bağlanır. A2 ve a4 toplayıcı 1'e bağlıdır ve a3 toplayıcı 2'ye bağlıdır, bu nedenle buna uygun olarak farklı ara bağlantı ağ yapıları üretilir, bu nedenle çoklayıcıların karmaşıklığı da farklıdır.
Şekil 4 Ara bağlantı ağı optimizasyonu için kaynak tahsisi
Ara bağlantı yapısı oluşturulduktan sonra mikro kontrol kodu oluşturulabilir. Mikro kontrol kodunu ilgili kontrol portuna kontrol adımına göre tek tek uygulayın ve ardından istenen fonksiyon elde edilebilir (Şekil 5).
Şekil 5 Kontrol birimi optimizasyonu için mikro kontrol kodu üretimi ve optimizasyonu
Kaynak tahsisi ve ara bağlantı şemasında verilen multipleks anahtarın kontrol şemasının tek olmadığı ve birçok seçeneğin olduğu belirtilmelidir. Bu nedenle, çoklayıcıların farklı kontrol şemaları, farklı mikro kontrol kodlarıyla sonuçlanacaktır.
Şekil 6'da gösterilen devre mimarisi adanmış bir veri kanalı ve adanmış bir mikro denetleyiciden oluşur Açıktır ki, böyle bir devre adanmış bir entegre devredir. Bu, 1980'lerde ve 1990'larda geliştirilen yüksek seviyeli entegre tasarım ve uygulamaya özel entegre devrelerin temel konseptidir. Üst düzey entegre bir sistemin gerçekleştirme süreci şöyledir: VHDL veya Verilog gibi sistem girişi için donanım tanımlama dilinde (HDL) yazılan sistem davranışı açıklaması; Bu davranış tanımlamalarına göre, veri ve ara bağlantı ağı yapılandırma bilgileri oluşturmak için yüksek düzeyde entegre bir derleyici kullanılır. Mikro kontrol kodu ve sistem işleviyle ilgili sonlu durum makinesi. Burada "derleyici" terimi ödünç alınmış olmasına rağmen, aslında geleneksel bilgisayar derleyicileriyle hiçbir ilgisi yoktur, özünde bir dizi üst düzey kapsamlı metodoloji vardır. Üst düzey entegre sistem, tasarım sürecini çok düzenli hale getirir ve 1980'lerde ve 1990'larda entegre devre tasarım metodolojisi arasında en iyi seçimdir.
Şekil 6 Üst düzey sentezle oluşturulan ASIC mimarisi
Bununla birlikte, entegre devre teknolojisi 14nm veya daha küçük özellik boyutlarına ilerledikçe, uygulamaya özel entegre devrelerin Ar-Ge maliyetinin çok yüksek olduğu görülecektir. 14nm düğümde, bir çip geliştirmenin kapsamlı maliyeti 150-200 milyon ABD doları kadar yüksektir ve her bir yonganın araştırma ve geliştirme maliyetlerini makul bir şekilde amorti etmek için genellikle 30 milyondan fazla birim satılmalıdır. Ancak, birçok çeşit ve küçük partiler içeren uygulamaya özel entegre devrelerin (ASIC'ler) satışı yüksek değildir ve yüksek Ar-Ge maliyetlerini etkin bir şekilde amorti etmek zordur. ASIC büyük zorluklarla karşı karşıyadır ve sürdürülemez.
Bu problem nasıl çözülür? En iyi yol, yeniden kullanmanın bir yolunu bulmak, sadece bir kaynağı yeniden kullanmak değil, bir çipi yeniden kullanmaktır. Yalnızca bir tür "evrensel" yonga üretilirse, işlevinin yazılımla değiştirilebileceğini ve farklı yazılımlar yazıldığında "özel" bir yonga olduğunu hayal edin. Bu çok ideal bir durum olur. Bu fikir gerçekleştirilebilirse, yazılım tanımlı yongalar bir gerçeklik olarak kabul edilebilir.
Ancak bir zorluk, yazılımın sonsuz derecede karmaşık olabilmesi, yürütme süresinin sonsuz uzunlukta olabilmesi ve donanımın ne kadar büyük olursa olsun sınırları olmasıdır. Bu nedenle, doğrudan fikir, bir yazılım parçasını donanım ölçeğine göre bloklara bölerek bir dizi alt görev oluşturmak ve alt görevler arasındaki bağımlılıklara göre yürütmek için bunları bloklar donanıma göndermektir. Bu, çipin mimarisinin ve işlevlerinin dinamik olarak değişken olmasını ve yazılıma göre gerçek zamanlı olarak değiştirilebilmesini gerektirir. Bu, yeniden yapılandırılabilir yongaların (yazılım tanımlı yongalar) en temel fikridir.
Şekil 7, yeniden yapılandırılabilir çipin temel mimarisini göstermektedir. Şekil 6'daki ASIC'in temel mimarisinin halen kullanıldığı, kontrol ünitesine yazılımın eklendiği ve veri kanalının genel bir veri kanalı haline geldiği ve kontrol ünitesinin genel bir kontrol ünitesi haline geldiği görülebilmektedir. Genel veri kanalı, iki boyutlu bir işleme elemanları dizisidir (PE). Her bir PE'nin işlevi gerektiği gibi tanımlanabilir; PE tek işlevli veya çok işlevli olabilir; PE dizisi homojen veya heterojen olabilir. PE dizisinin çalışması, veri odaklı bir yöntemi benimser.
Şekil 7 Yeniden yapılandırılabilir bir çipin temel mimarisi
Genel kontrol ünitesi, programlanabilir bir sonlu durum makinesidir (FSM). "Yazılım" olarak adlandırılan dışarıdan veri akışı, kontrol akışı ve yapılandırma akış bilgilerini okur; göreve karşılık gelen durum akış şemasını çalıştırmaktan ve her alt görevin yürütülmesini kontrol etmekten sorumludur. Her durum, veri kanalı tarafından gerçekleştirilecek bir dizi alt göreve karşılık gelir ve konfigürasyonu ve yürütmeyi tamamlamak için veri kanalını kontrol eder. Bu şekilde, ister veri kanalı ister kontrol birimi yeniden yapılandırılabilir veya programlanabilir olsun, bu tür bir yapı dinamik olarak yeniden yapılandırılabilir bir çipin temel yapısını karşılayabilir.
Dinamik yeniden yapılandırılabilir çip sistemleri, yüksek seviyeli entegre sistemlerin operatör planlaması ve yeniden yapılandırılabilir sistemlerin görev planlaması gibi yüksek seviyeli entegre sistemlerle birçok benzerliğe sahiptir; her ikisinin de kaynak tahsisi ve ara bağlantı süreçleri vardır.
Yeniden yapılandırılabilir bir çip sistemi ile yüksek seviyeli entegre bir sistem arasındaki fark şudur: (1) Yüksek seviyeli entegre sistemin girişi, bir donanım tanımlama dili kullanır ve dinamik yeniden yapılandırılabilir çip sistemi, yüksek seviyeli bir programlama dili (C dili gibi) kullanır; (2) Yüksek Hiyerarşik entegre sistem, yüksek düzeyde entegre bir derleyici kullanır ve dinamik yeniden yapılandırılabilir yonga sistemi, yeniden yapılandırılabilir bir yonga derleyici kullanır; (3) Dinamik yeniden yapılandırılabilir yonga sistemi yazılım tanımlı yonga teknolojisi artık talimat kullanmaz, ancak veri akışını ve kontrolünü kullanır Akış ve yapılandırma akışı, çip işlevlerinin yeniden tanımlanmasını gerçekleştirir.
Tabii ki, derleyicinin çıktısından üretilen sonuçlar da farklıdır Yeniden yapılandırılabilir çipin çalışmasını kontrol etmek için üç veri akışı, kontrol akışı ve konfigürasyon akışı vardır. Bu nedenle, 20. yüzyılda geliştirilen bilgisayar mimarisi ile ilgili tüm teorilerin, yeniden yapılandırılabilir yongalarda daha da doğrulandığı ve genişletildiği görülebilir.Bu nedenle, teori ve metodolojinin tamlığı zaman testini geçti, ancak var Yeni gelişme.
Von Neumann hesaplama mimarisi hem klasik bir bilgisayar mimarisi hem de çağdaş dijital entegre devrelerin temel mimarisidir. Neredeyse tüm dijital devre mimarileri nihayetinde von Neumann'ın bilgi işlem mimarisinin deformasyonuna bağlanabilir ve yeniden yapılandırılabilir hesaplama bir istisna değildir.
Klasik dijital devre mimarisi ile yeniden yapılandırılabilir bilgi işlem mimarisi arasındaki fark Şekil 8'de gösterilmektedir.
Şekil 8 Dinamik olarak yeniden yapılandırılabilir yonga mimarisi ile klasik hesaplama mimarisinin karşılaştırması
Dinamik yeniden yapılandırılabilir yongaların bazı zorlukları ve ilgili çekirdek teknolojileri
1960'ların başlarında yeniden yapılandırılabilirlik kavramı önerilmişti.Yaklaşık 60 yıl sonra, yeniden yapılandırılabilirlik sorunu gerçekten çözüldü ve bu da teknolojinin çok zor olduğunu gösteriyor. Aşağıda, çeşitli zorluklara ve dinamik olarak yeniden yapılandırılabilir yongaların ilgili çekirdek teknolojilerine odaklanılacaktır.
Önemli ölçüde azaltılmış yapılandırma bilgileri ve "örtük yapılandırma-veri odaklı" teknoloji
Bir donanımın mimarisini sürekli değiştirmek için, sürekli olarak yapılandırılması gerekir, bu nedenle ne kadar bilginin yapılandırıldığını dikkate almak gerekir. Genel bir FPGA'nın yapılandırma bilgileri onlarca megabayt veya onlarca megabayt olabilir ve yapılandırılması yüzlerce milisaniye ila birkaç saniye sürer. Kısa bir süre içinde yapılandırma değişiklikleri elde etmek için, önce yapılandırma bilgisi miktarını azaltmanız gerekir. Hesaplamalı akış grafiğinin analizi sayesinde, alt grafiklerin izomorfik benzerlik eşleşmesine dayanan hiyerarşik konfigürasyon bilgi üretme teknolojisi, veri akış grafiğinin ortaklığı, hiyerarşik bir konfigürasyon bilgi organizasyonu oluşturmak için alt grafikler arasındaki benzerlik eşleşmesine ve çapraz indekslemeye göre çıkarılır. Yapı, toplam konfigürasyon bilgisini% 70'ten fazla azaltabilir.
Yapılandırma bilgilerinin verimli yüklenmesi ve korelasyona duyarlı önbellekleme ve tekerlek sarkaç yükleme teknolojisi
Yapılandırma bilgisi hacmi küçüldükten sonra, veri kanalına yüklenmesi gerekir ve yapılandırma yine de zaman harcar. Araştırmadan sonra, birçok durumda konfigürasyon bilgisinin her zaman gönderilmesine gerek olmadığı ve bazı konfigürasyon bilgilerinin kalıcı olarak bellekte yerleşik olabileceği bulunmuştur. Bu nedenle, alaka düzeyine duyarlı bir yapılandırma akışı önbelleğe alma stratejisi gereklidir.Yükleme sırasında, yükün bir kısmı ve hesaplamanın bir kısmı, yani tekerlek sarkaç dinamik yükleme mekanizması kullanılır: bir çip üzerinde önbellek yapısı ve hesaplama görevlerine dayalı olarak grup yapılandırma bilgilerinin benimsenmesini sağlayan önceden getirme yöntemi , Her katman konfigürasyon akışının fazlalık iletimini ortadan kaldırın, konfigürasyon setlerini katman bazında toplayın ve tekerlek sarkaç dinamik hızlı yüklemesini gerçekleştirmek için akış konfigürasyon boşluğunu optimize etmek için akış dengesi yöntemini kullanın. Bu şekilde konfigürasyon bilgisini okuma ve yükleme hızı ortalama 12 kat arttırılabilir, konfigürasyon miktarı azaltılır, konfigürasyon hızı arttırılır ve doğal konfigürasyon süresi çok kısalır.
Bu teknolojiler, dinamik olarak yeniden yapılandırılabilir yongalar için yapılandırma bilgilerinin optimum üretimi, depolanması ve yüklenmesi sorununun üstesinden gelir.Yapılandırma ve yürütme işleminin maksimum paralelleştirilmesi yoluyla, nanosaniye düzeyinde işlevsel yeniden yapılandırma elde edilir ve enerji verimliliği iyileştirmesini kısıtlayan teknik darboğaz kırılır. Dinamik olarak yeniden yapılandırılabilir çipler, aynı zamanda yüksek enerji verimliliği ve yüksek esneklik elde etmenin temelini oluşturabilir.
Verimli dizi mimarisi ve yoğun denetim gerektiren görev paralelleştirme yöntemi
Yeniden yapılandırılabilir bilgi işlem mimarisi, yoğun bilgi işlem gerektiren görevler için çok etkilidir, ancak yoğun kontrol gerektiren görevlerin nasıl gerçekleştirileceği daha zor bir sorundur. Bu, merkezi kontrol bilgi işlem dizisinde yoğun kontrol gerektiren görevlerin paralelleştirme yöntemini keşfetmek içindir. Denetim görevlerinin yapılandırma ve yürütme süresini azaltmak için yürütme organı ve koşullu hesaplama birleştirme, yapılandırma füzyonu ve yapılandırma dalı optimizasyonu gibi teknolojileri kullanarak genel bir haritalama süreci vererek, bu optimizasyonlar performansı yaklaşık% 40 artırabilir.
Aynı zamanda, dağıtılmış kontrol sistemi için, tetik tipi aritmetik birimi ve konfigürasyona uygun kontrolünü desteklemek için dağıtılmış kontrol hesaplama dizisindeki kontrol yoğun görevlerin paralelleştirme yöntemi benimsenir ve tetikleme mekanizması ve bileşik konfigürasyon yapısı, yüksek verimlilik elde etmek için organik olarak birleştirilir. Karmaşık kontrol akışının talimat düzeyinde paralelliği, kontrol akışının neden olduğu bekleme ve yürütme maliyetlerini azaltır. Bu yöntemler sayesinde, yoğun kontrol gerektiren görevlerin işlem hızı% 20 ila% 140 oranında daha da iyileştirilir.
Zaman-uzay-uzay işbirliğine dayalı haritalama teknolojisi
Yeniden yapılandırılabilir bir yonga üzerinde çalışmak üzere üst düzey bir programlama dilinde yazılmış bir uygulamayı eşlemek çok karmaşık bir sorundur. Haritalama süreci, yeniden yapılandırılabilir bilgi işlem sistemlerinin düzensiz uygulamaları için radikal boru hattı paralel teknolojisi ve düzensiz uygulamalarda statik analizin öngörülemeyen kontrol akışı için çalışma zamanı sırasında görevleri agresif ve eşzamanlı olarak gerçekleştirmek için hava sahası hesaplama kaynaklarının kullanımı gibi birden çok teknolojiyi içerebilir. Uygulamalarda ince taneli paralelliği verimli bir şekilde geliştirmek için, bir dizi kombinasyon yöntemi aracılığıyla, hesaplama performansı büyüklük sırasına göre iyileştirilebilir.
Performans optimizasyon odaklı çok yüzlü model eşleme teknolojisi, dinamik yeniden yapılandırma, dizi hesaplama ve önbellek erişimi gibi parametreleri kapsamlı bir şekilde değerlendirmek ve görevler yapabilen performans modelleri ve güç tüketimi modelleri oluşturmak için afin dönüşüm ve döngü bloğu eklem optimizasyon yöntemlerini kullanmak için de kullanılabilir. Uygulama süresi yaklaşık% 20 oranında daha da kısaltılmıştır.
Dinamik olarak yeniden yapılandırılabilir yongaların sonuçlarının bir kısmı
Yeniden yapılandırılabilir çipler alanındaki ilgili akademisyenler, yıllar süren aralıksız çabaların ardından bir dizi temel anahtar teknolojiyi kırdı. Aşağıda, Tsinghua Üniversitesi'nin dinamik yeniden yapılandırılabilir çip araştırma grubu tarafından son yıllarda elde edilen araştırma sonuçlarının bir kısmı ile birleştirildiğinde, yeniden yapılandırılabilir yongaların geniş uygulaması açıklanmaktadır.
Alanda programlanabilir mantığın (FPGA) tipik yeniden yapılandırma süresi, birkaç saniye bile olsa yüzlerce milisaniyedir. Araştırma grubu, yeniden yapılandırılabilir çip teknolojisinin yapılandırma bilgisi oluşturma ve yönetim teknolojisini FPGA'ya uyguladı ve yeniden yapılandırma süresi yalnızca 20-40 nanosaniye idi, bu da FPGA'dan 1 milyon kat daha hızlıydı. Araştırma grubu ve China Micro Technology verimli bir işbirliği yürüttü ve patentli teknolojiyi, bir düzineden fazla ekipman türüne uygulanan ticari programlanabilir mantık cihazlarına aktardı.
Yeniden yapılandırılabilir çip, yazılım değişikliği ile donanımın gerçek zamanlı ve dinamik olarak değişmesine imkan verir ve devre mimarisini ve fonksiyonunu gerçekleştirerek algoritmaya aktif olarak adapte olur.Bu nedenle bir bilgi güvenliği çipi olarak çekirdek departmanın gizliliğini, güvenliğini ve sorunsuzluğunu sağlayabilir. Araştırma grubu tarafından geliştirilen yeniden yapılandırılabilir şifreleme ve şifre çözme hesaplama doğrulama çipi, ulusal bilgi güvenliği alanındaki çekirdek teknoloji olarak Pekin Bilgi Bilimi ve Teknolojisi Enstitüsü'ne uygulandı ve gelecekte sürdürülebilir kalkınma için önemli bir teknik temel haline geldi.
Intel ile işbirliği içinde, yeniden yapılandırılabilir çip teknolojisinin bir kısmı giyilebilir bilgisayar Edison'a uygulandı. Ürün, 2014 Küresel Tüketici Elektroniği Fuarı'nda 4 ödül kazandı ve araştırma ekibi ayrıca Eğitim Bakanlığı tarafından 2014 Teknoloji Buluşu Birincilik Ödülü'nü kazandı. Intel iyi bir değerlendirme yaptı: "Dinamik yeniden yapılandırma ve kısmi yeniden yapılandırma teknolojileri, işlevsel esneklik için birçok yeni uygulamanın gereksinimlerini karşılarken yongaların enerji verimliliğini büyük ölçüde artırabilir."
Araştırma grubu, dinamik yeniden yapılandırılabilir yonga mimarisine dayanan dinamik yeniden yapılandırılabilir bir çip RCP geliştirdi ve RCP'yi bir donanım hızlandırıcı olarak sunucu CPU yongasına entegre etmek için China Electronics Corporation ve Intel Corporation ile işbirliği yaptı. Intel, hem yüksek hızlı donanım hızlandırma hem de yüksek enerji verimliliğine sahip işlemcilerin araştırılması ve geliştirilmesi için Tsinghua Üniversitesi'ne araştırma ve geliştirme finansmanı için 138 milyon ABD Doları yatırım yaptı. Intel, bir sunucu CPU'su geliştirmek için bir üniversite ile ilk kez işbirliği yapıyor ve aynı zamanda tek bir üniversiteye yaptığı en büyük tek Ar-Ge yatırımı. Bu yeni işlemci yakında China Electronics Group'un bir yan kuruluşu olan Lanqi Technology aracılığıyla pazarlanacak ve satılacak.X86 ile tamamen uyumlu ve Çin yeniden yapılandırılabilir yongaların özelliklerine sahip yeni bir veri merkezi sunucusu yongasıdır. .
Araştırma grubu ayrıca yeniden yapılandırılabilir çip mimarisini yapay zeka (AI) alanına uyguladı ve Thinker serisi AI çiplerini geliştirdi (Şekil 9). Örnek olarak Thinker-II'yi ele alalım.Çok düşük güçlü sinir ağı genel amaçlı bilgi işlemle karşı karşıya kalır ve bunu bir yüz tanıma işlevi olarak yapılandırır. LFW veri setindeki tanıma oranı% 99'a kadar çıkabilir.Aynı zamanda güç tüketimi de çok düşüktür. Tüketim sadece 12 mW'tır. Thinker-S, çok düşük güç tüketen akıllı ses uygulamalarında kullanılabilir, ses tanımayı ve ses izi tanımayı destekler ve 300W'dan daha az minimum güç tüketimi ile ultra taşınabilir cihazlar için insan-bilgisayar etkileşiminde yaygın olarak kullanılabilir.
Şekil 9 Thinker serisi AI çiplerine uygulandı
24 Ocak 2018'de, uluslararası üne sahip bilimsel inceleme dergisi MIT Technology Review, yeniden yapılandırılabilir yongaların araştırma sonuçlarını özel olarak bildirdi.Teknolojinin, Çin tarafından elde edilen gerçek zamanlı AI yazılımının farklı ihtiyaçlarını karşılamak için hesaplama ve bellek parametrelerini dinamik olarak ayarlayabileceğine inanılıyordu. Bir "Taçlandıran Başarı". Bu, Çin'in yarı iletken teknolojisindeki başarılarının son beş yılda "MIT Technology Review" tarafından ikinci kez rapor edilmesidir ve sonuçlar uluslararası meslektaşları tarafından oldukça kabul görmüştür.
sonuç olarak
2015 yılında yayınlanan Uluslararası Yarı İletken Teknoloji Geliştirme Yol Haritası (ITRS), kaba taneli yeniden yapılandırılabilir mimarinin (CGRA) gelecekte en umut verici gelişen bilgi işlem mimarilerinden biri olduğuna inanıyor. Geçtiğimiz 5 yılda, Tsinghua Üniversitesi'nin Yeniden Yapılandırılabilir Çip Araştırma Grubu, bu alanda 83 SCI makalesi ve 62 EI makalesi yayınladı ve 126 buluş patenti için başvurdu (ABD Patenti 4 Projesi).
Yazılım tanımlı çip, uygulamaya özel entegre devrelerin yerini alabilen yeni bir devre mimarisi teknolojisidir.Önemli ve yepyeni bir teknik rota.Gelecekte taklitlerden kurtulup, yetişmesi bekleniyor. 2018'de ABD DARPA, ABD'nin 2025'ten 2030'a kadar elektronik teknoloji yeteneklerini desteklemeyi amaçlayan "Elektronik Rönesans Programı" nı (ERI) resmi olarak başlattı. Temel teknolojisi "Yazılım Tanımlı Donanım" (SDH), yerel araştırma ekibinden 10 yıl sonra önerildi. Onun tarafından belirlenen temel performans göstergeleri (yeniden inşa süresi, 300 1000 ns), yerel ilgili ekiplerin mevcut sonuçlarından çok daha düşüktür (yeniden inşa süresi 202040 ns'dir).
"Uygulama tanımlı yazılım, yazılım tanımlı çip" "uygulama tanımlı çip" gerçekleştirmek için entegre devre tasarım teknolojisinde temel bir değişikliktir. 10 yıllık sıkı çalışmanın ardından Çin bu alanda önemli atılımlar yaptı. Sıkı çalışmaya devam ettiğimiz sürece, Çin yakında yeniden yapılandırılabilir çipler (yazılım tanımlı çipler) araştırma alanında daha iyi sonuçlar elde edecek ve Çin'in entegre devrelerinin geliştirilmesi umut verici olacak.
Yazar hakkında: Tsinghua Üniversitesi Mikroelektronik Enstitüsü Profesörü Wei Shaojun, kendini yeniden yapılandırılabilir hesaplama ve VLSI tasarım metodolojisi araştırmalarına adamıştır.
Not: Bu makale yakın gelecekte "Science and Technology Herald" da yayınlanacak, bu yüzden bizi izlemeye devam edin.
