Bir omuz kazanın sırt çantası
Bu ne kadar zor?
Bir şans ver!
_
Uzun basın tanıma
Xilinx'in Vivado'su, daha sezgisel ve büyük ölçekli projeler için uygun olan şematik bir tasarım yöntemini benimser.Kendi kodumuzun kullanıcı IP'sine paketlenmesi gerekir.
Burada esas olarak birden fazla ilişkili pinin, veriyoluna benzer büyük bir bağlantı noktasında nasıl birleştirileceğini sunuyoruz.
Önce yeni bir proje oluşturun ve paketlenecek v dosyasını ekleyin
Araçlar- > IP Oluşturun ve Paketleyin, ilk mevcut projeyi seçin
Bir Verilog_IP klasörü oluşturun, kendi IP'nizi kaydedin
Geçilmesi gereken bir parametre olan ilk Genişlik dışında, diğerleri durum makinesinin parametreleridir ve silinebilir.
Başlangıçta, Port sayfası, tanımlanabilen clk ve ilk'i otomatik olarak sınıflandıracaktır, ancak bu bizim istediğimiz sınıflandırma değil
Arayüzü Kaldır'a sağ tıklayın
(İki sınıflandırma vardır, xilinx IP'ye bağlanması gereken standart arayüz ve bizim tarafımızdan tanımlanan arayüz)
Önceki bağlantı noktasının çipin nand arayüzünü dışarı çıkarması amaçlanmıştır, Arayüz Tanımı Oluştur'a sağ tıklayın, nand_x8 adı
Arkadaki bram0 ve bram1 standart AXI_BRAM arayüzüne bağlanacak ve sırasıyla Add Bus Interface'e sağ tıklanacaktır.
Varsayılan, bram ile değiştirilecek aximm_rtl arabirimidir
Tarayıcıyı açın ve Gelişmiş sayfasından bram arayüzünü seçin
Seçim aşağıdaki gibi yapıldıktan sonra, Mod kodunuzun girişi / çıkışı ile ilgili olan ana öğeyi seçer.
Ardından, esas olarak giriş / çıkış / giriş türü ilişkisine dayalı olarak arayüzleri tek tek eşleyin. Önce çok fazla arayüz aranıyor
Son arayüz yenileniyor
Son blok diyagramı. Giriş pini solda, çıkış pini sağda
Adı ve yolu onaylayın, her şey tamamlandıktan sonra Yeniden Paketlenmiş IP'yi tıklayın.
Ardından IP Kataloğunda yeni IP'yi seçebilirsiniz
Projeyi daha sonra yeniden oluşturduğunuzda kendi IP'nizi bulamazsanız, lütfen aşağıdaki gibi IP yolunu ekleyin
Bir sonraki makalede ayrıntılı olarak açıklanacak olan IP güncellemesi için de birçok husus vardır.
(Devam edecek ~)