"Blog Makale Serisi" Öğrenmeye Genel Bakış ve Referans Saatini Kullanan Xilinx-7Series-FPGA Yüksek Hızlı Alıcı-Verici
Xilinx'in 7 serisi FPGA'ları, farklı cihaz türlerine göre GTP, GTX, GTH ve GTZ dört seri yüksek hızlı alıcı vericiyi entegre eder.Dört alıcı-verici arasındaki temel fark, desteklenen farklı hat hızlarıdır.Şekil 1, 7 serisindeki cihazları gösterebilir. Tür ve desteklenen alıcı-verici türleri ve maksimum alıcı-verici sayısı.
Şekil bir
Xilinx'in 7 serisi FPGA entegrasyonunun iyileştirilmesiyle, yüksek hızlı seri alıcı-vericisi artık tek bir referans saati tekelleştirmiyor, ancak seri yüksek hızlı alıcı-vericileri, dört seri yüksek hızlı alıcı-vericiyi ve bir tanesini gruplamak için Quad kullanıyor. COMMOM (QPLL) bir Quad oluşturur ve her seri yüksek hızlı alıcı-vericiye Kanal adı verilir.XC7K325T'yi örnek olarak alırsak, GTX FPGA içinde Şekil 2'de gösterilmiştir:
Şekil II
Her seri yüksek hızlı alıcı-verici için, bir verici parça ve bir alıcı parça içerir.İç yapı Şekil 3'te gösterilmektedir:
Şekil üç
Gönderen uç ve alıcı uç bağımsız işlevlere sahiptir ve her ikisi de iki alt katmandan oluşur: PMA (Fiziksel Ortam Eklentisi) ve PCS (Fiziksel Kodlama Alt Katmanı). PMA alt katmanı, yüksek hızlı seriden paralele dönüştürme (Serdes), ön / son vurgu, alım eşitleme, saat üreteci ve saat kurtarma devrelerini içerir. PCS alt katmanı, 8B / 10B kodlama ve kod çözme, ara belleğe alma, kanal bağlama ve saat düzeltme için devreler içerir.
GTX gönderici işleme akışı: İlk olarak, kullanıcı mantık verileri 8B / 10B tarafından kodlanır ve ardından bir gönderme arabellek alanına girer. Arabellek, saat hızı eşleştirme sorununu çözmek için temel olarak PMA alt katmanının ve PCS alt katmanının iki saat alanının saat izolasyonudur ve Faz farkı için, paralelden seriye dönüşüm son olarak yüksek hızlı Serdes ile gerçekleştirilir.Gerekirse ön vurgu ve son vurgu yapılabilir. PCB tasarımı sırasında yanlışlıkla TXP ve TXN diferansiyel pinlerini çapraz bağlarsanız, bu tasarım hatasını telafi etmek için polarite kontrolünü kullanabileceğinizi belirtmekte fayda var. Alıcı uç ve gönderen uç süreçleri zıttır ve birçok benzerlik vardır, bu yüzden burada ayrıntılara girmeyeceğim Dikkat edilmesi gereken şey, saat düzeltme ve kanal bağlama fonksiyonlarına sahip olan RX alıcı ucun elastik tamponudur.
Yukarıdakiler, GTX'in performansına ve yapısal işlevlerine genel bir bakıştır ve GTX'in saat yapısı aşağıda ayrıntılı olarak analiz edilmiştir.
7 serisi GTX için, her Quad iki harici diferansiyel referans saat kaynağına sahiptir ve bir Quad'in saat yapısı Şekil 4'te gösterilmektedir:
Şekil Dört
Kırmızı kutudaki kısım iki diferansiyel referans saat girişidir.Her harici referans saatinin girişi IBUFDS_GTE2 kaynak dilinden sonra kullanılmalıdır. Yeşil kutu, diğer Dörtlülerden gelen referans saat girdisidir. 7 serisi FPGA, mevcut Quad'ın referans saati olarak bitişik (kuzey-güney yönü) Quad'ın referans saatini kullanmayı destekler.Birden fazla referans saat kaynağı bir seçiciden geçtikten sonra, iki şekilde QPLL'ye girer. Ve Şekil 5 ve Şekil 6'da gösterildiği gibi, mavi kutunun QPLL ve sarı kutunun CPLL olduğu CPLL. Bir GTX Kanalı için referans saatini bağımsız olarak seçebilir, QPLL'yi seçebilir veya CPLL, QPLL ve CPLL'yi seçebilirsiniz. Fark, ikisi tarafından desteklenen hat hızlarının farklı olmasıdır.QPLL tarafından desteklenen hat hızı, CPLL'ninkinden daha yüksektir Şekil 7, harici referans saat modelinin ayrıntılı yapısını gösterir.Kırmızı ok, QPLL yolunu gösterir ve sarı ok, CPLL yolunu gösterir.
Şekil 5
Şekil Altı
Şekil Yedi
Her Quad'ın iki harici referans saati olduğundan, her Quad için iki farklı referans saati seçilebilir.Her KANAL'ın alıcısı ve vericisi, Şekil 8'de gösterildiği gibi referans saatini bağımsız olarak seçebilir:
Şekil sekiz
Kullanıcının mevcut Quad referans saati olarak diğer Quad referans saat kaynaklarını kullanması gerekiyorsa, aşağıdaki üç koşul karşılandığında kullanılabilir:
Sadece Quad'in referans saatini mevcut Quad'ın üzerinde kullanın;
Mevcut Quad altında sadece Quad'in referans saatini kullanın;
Bir Quad referans saat kaynağı, 3'ten fazla Quad alıcı-vericiyi sürdüremez (yalnızca mevcut Quad ve yukarıdaki ve altındaki iki bitişik dörtlü çalıştırılabilir);
Yukarıdaki koşullar karşılanırsa, diğer Dörtlülerin referans saati Şekil 9'da gösterildiği gibi mevcut Quad'ın referans saati olarak yapılandırılabilir. Şekildeki kırmızı kutunun bitişik Quad'ı temsil ettiğine dikkat edin:
Şekil dokuz
QPLL ve CPLL arasındaki fark, ikisi tarafından desteklenen hat hızlarının farklı olmasıdır.CPLL için desteklenen hat hızı 1.6GHz ile 3.3GHZ arasındadır, QPLL için ise GTX tarafından desteklenen hat hızı iki seviyeye ayrılmıştır, Düşük Baud 5.93GHz ~ 8.0GHz'i destekler, Upper Baud 9.8GHz ~ 12.5GHz'i destekler, GTH için, dişliye bakılmaksızın desteklenen hat hızı 8.0GHz ~ 13.1GHz'dir.
İş teklifleri
Eğitim Bilgileri
Ayrıca ziyaret etmek için URL'ye de tıklayabilirsiniz
