Akıllı Mühimmat Uçan Parametrelerinin Yüksek Hızlı Geri Okuma Sisteminin Anahtar Teknolojisi Üzerine Araştırma
Geleneksel mühimmat güdümlü modifikasyon sürecinde, modifikasyonun tüm çıkarımsal etkileri, menzilde canlı mühimmat testi ile doğrulanmalıdır. Canlı mühimmat testinin doğrulama etkisini en üst düzeye çıkarmak için, çevrimdışı bomba kaynaklı edinme ve depolama cihazları, canlı mühimmat testi sürecinde önemli bir rol oynar. Testte, veri okuma cihazı aracılığıyla füze gövdesi içindeki katı hal hafızasına ait verilerin geri okunması ve sonraki testler için veri analizinden sonra ilgili uçuş parametresi verilerinin elde edilmesi gerekmektedir. Günümüzde, füze kaynaklı veri kayıt cihazlarının işlevleri gittikçe daha fazla çeşitleniyor ve daha fazla kaydedilmiş veri türü var.Radar, dümen donanımı, uçuş kontrolü ve hatta görüntü bilgilerinin tümü kaydedilmesi gereken veri aralığı içindedir. Bu, depolama kapasitesi için giderek artan gereksinimlere yol açmıştır .. Depolama hızı ve kapasitesi için yüksek gereksinimlerin olduğu bazı durumlarda, eMMC gibi büyük kapasiteli depolama yongaları kullanılmıştır. Büyük kapasiteli ve yüksek hızlı depolama da bazı sorunlara neden oldu.Veriler geri okunduğunda, düşük hızlı geri okuma aygıtının verileri kurtarması uzun zaman alır ve bu da veri analiz süresini büyük ölçüde uzatır. Kayıt cihazı tarafından kaydedilen verilere dayalı olarak yerinde analiz gerçekleştirmek ve buna göre bir sonraki test düzenlemesini yapmak gerektiğinden, düşük hızlı yeniden okuma ekipmanı genellikle yerinde veri işlemenin gereksinimlerini karşılayamaz ve bu da aralık testinin devam edememesine neden olur.
Yukarıdaki sorunlara yanıt olarak, bu tasarım eMMC bellek yongasında büyük miktarda verinin okunmasını ve yüklenmesini tamamlamak için eşleşen bir arayüz kullanır. Düşük hızlı USB2.0'ın iletim hızı yalnızca 1,5 Mb / sn'dir, tam hızlı USB2.0'ın iletim hızı 12 Mb / sn'dir, yüksek hızlı USB2.0'ın sınır oranı yalnızca 480 Mb / sn'dir ve USB3.0'ın maksimum hızı 5 Gb / sn'dir. Veri yeniden okuma süresi büyük ölçüde azaltılabilir. Ve USB3.0 çalışırken değiştirilebilir, kurulumu kolaydır ve pratik uygulamaların ihtiyaçlarını karşılar. Şu anda, USB3.0 arayüz tasarımının çoğu KIBRIS'ın CYUSB3014 çipine dayanıyor.Bu çip karmaşık işlevleri gerçekleştirebilir, ancak geliştirilmesi zordur ve uzun bir geliştirme döngüsüne sahiptir.CYUSB3014 BGA paketleme, kaynak ve PCB (baskılı devre kartı) kullanır Kablolamanın zorluğu büyük ölçüde artacaktır. Bu tasarım, FTDI'den (Future Technology Devices International Ltd) FT600 yongasını kullanır.Çip, düşük kablolama zorluğu, basit geliştirme, yüksek güvenilirlik ve maksimum hız 200 MB / sn'ye ulaşarak tasarımın ihtiyaçlarını karşılayan QFN-56'da paketlenmiştir.
1 Genel şema tasarımı
Sistem güç kaynağı USB bağlantı noktası tarafından sağlanır ve seviye dönüştürme yongası, yonga güç kaynağını sağlamak için tasarlanmıştır. Sistem, verileri okumak ve verileri FT600'e göndermek için belleği kontrol etmek üzere ana kontrol modülü olarak FPGA'yı kullanır ve ardından FT600 paralel verileri seriye dönüştürür ve ardından PC'ye gönderir. Ana bilgisayar bunu aldıktan sonra, bilgisayarda saklanır ve veriler için işlenir. Genel tasarım Şekil 1'de gösterilmektedir.
2 donanım tasarım şeması
Sistem donanım tasarım modülü azdır ve esas olarak üç bölümden oluşur: güç modülü, ana kontrol modülü, USB3.0 arayüz modülü.
2.1 Güç modülü
Sistem tasarımı, USB bağlantı noktası aracılığıyla kendi kendine güç sağlar ve USB 5 V voltaj çıkışı sağlar ve maksimum güç çıkışı maksimum akımı, sistemin güç tüketimi gereksinimlerini karşılayan 900 mA'ya ulaşır Bu tasarım, harici güç kaynaklarının tasarımını azaltır. FPGA, konfigürasyon çipi ve FT600 güç kaynağının ihtiyaçlarını karşılamak için, TPS70345 çipi, hassas 3,3 V, 1,2 V çift kanallı çıkış ve hızlı geçici yanıt özelliklerine sahip bir voltaj dönüştürme çipi olarak tasarlanmıştır. Devre tasarımı Şekil 2'de gösterilmektedir. Yonganın kendisi karmaşık harici devreler gerektirmez, bu da bileşenlerin kapladığı alanı ve kullanımını azaltır. Güç girişi ve gerilim çıkış pimleri üzerindeki kapasitörlerin amacı, güç ve toprak tellerindeki gürültünün faydalı sinyallere bağlanmasını önlemek, böylece elektromanyetik parazitin dijital sinyalleri etkilemesini önlemektir. Tasarım sürecinde, kararlı güç beslemesini sağlamak için voltaj çıkış pini, güç verilen cihaza mümkün olduğunca yakın olmalıdır. TPS70345 çıkış voltajı FPGA çekirdek güç kaynağı, IO güç kaynağı ve sürücü voltajı sağlayabilir. FT600, 1 V düşük bırakmalı lineer regülatör içerir ve IO portu +3,3 V / + 2,5 V / + 1,8 V güç kaynağını destekler Tasarımda, IO güç kaynağı çip güç kaynağı ile tutarlıdır, bu nedenle +3,3 V güç kaynağı da seçilir.
2.2 Ana kontrol modülü
Maliyet, güç tüketimi ve performans kapsamlı bir şekilde düşünüldüğünde, bu sistemde ana kontrol çipi olarak Xilinx Spartan-6 serisinin XC6SLX9 çipi kullanılmaktadır. Bu yonga, tasarımın gereksinimlerini karşılamak için 9152 mantık birimi ve 102 yapılandırılabilir G / Ç'ye sahiptir. FPGA, SRAM teknolojisini benimsediğinden, dahili program tekrar tekrar çalıştırıldıktan sonra tutulamaz, bu nedenle, sistem açıldığında yapılandırma bit akışının hızlı bir şekilde içe aktarılabilmesi için yükleyicinin yapılandırma yongasını seçmek gerekir. Bu tasarım Xilinx'in XCF04S yongasını yapılandırma yongası olarak kullanır Çip 3,3 V güçle çalışır ve tasarım gereksinimlerini karşılamak için 4 Mbit kapasiteye sahiptir. Ana kontrol çipinin ana işlevi, PC ile iletişimi gerçekleştirmek ve FT600 çipini kontrol ederek bellek çipini okumak ve silmektir. FPGA yongası bilgisayardan okuma komutunu aldıktan sonra eMMC yongasını okur.İlk olarak veriler geçici olarak FPGA dahili FIFO'da depolanır ve ardından FT600 yerleşik FIFO'ya aktarılır ve ardından veriler ana bilgisayar aracılığıyla bilgisayara kaydedilir. PC'den bir silme komutu alırken, FPGA doğrudan bellek yongasını kontrol eder ve silme moduna girer.
2.3 USB3.0 arayüz modülü
USB3.0, USB veriyolu arayüzünün en son teknolojisidir.Çeşitli veri aktarım modlarına, güçlü güç kaynağı kapasitesine ve düşük tasarım maliyetine sahip olup, çok yüksek veri aktarım hızı ile birlikte en yaygın kullanılan ve en uygun maliyetli arayüz haline gelmiştir.
FTDI'nin FT600 yongası, süper yüksek hızlı USB3.0'ı destekleyen ve kontrol aktarımı (Kontrol), blok aktarımı (Toplu) ve kesinti iletimi (Kesinti) çoklu iletim modlarını destekleyen sistemde seçilmiştir. Bu dört veri aktarım yöntemi, uç nokta türü, paket uzunluğu, aktarım hızı ve gerçek uygulama alanları açısından kendi özelliklerine sahiptir. Bu tasarım, büyük miktarda yüklenmiş veri gerektirir ve yüksek veri aktarım doğruluğu gerektirir ve gerçek zamanlı bir gereksinim yoktur, bu nedenle blok aktarım modu benimsenmelidir. FT600'de iki paralel bağımlı FIFO veri yolu protokolü vardır: çok kanallı FIFO veri yolu protokolü ve 245 eşzamanlı FIFO veri yolu protokolü, 16 kB dahili RAM, USB2.0 ve USB3.0 ile uyumlu ve dahili güç açma sıfırlama devresi. Çip, USB arayüz uygulamalarının ihtiyaçlarını karşılayabilir. Ve FTDI şirketi, sürücüye donanım tasarımı tamamlandıktan sonra, yalnızca basit bir yazılım tasarımı ve yonga yapılandırması kullanıma sokulabilir.
3 Mantık tasarımı
FPGA, FT600 aracılığıyla ana bilgisayarla iletişim kurmak istiyorsa ve okuma silme işlemini ve diğer işlevleri gerektiği gibi tamamlamak için talimatları tanıyorsa, önce ana bilgisayarla iletişim protokolünü belirleyin, okuma komutu olarak F111E1'i, silme komutu olarak F222G2'yi ve kesme olarak F333H3'ü kullanın talimat. Ana bilgisayar bu talimatları sisteme gönderdiğinde, sistem bu talimatları tanır ve ilgili işlemleri gerçekleştirir. Mantıksal tasarım, temelde komut alma tanıma, veri yeniden okuma, silme ve bir kesme talimatı alındığında mevcut işlemi kesintiye uğratan programa bölünmüştür. FPGA üst bilgisayarın talimatını FT600 üzerinden alır, talimatı belirledikten sonra farklı üst bilgisayar talimatlarına göre ilgili moda girer. Hatalı çalışmayı önlemek için, mevcut işlemi durdurmak için bir talimat eklenir ve mevcut veri okuma veya silme işlemi tanımadan hemen sonra durdurulur.
Tasarımda, verilerin doğru olmasını ve kaybolmamasını sağlamak için tasarımın birçok yerinde FIFO, verileri ilk giren ilk çıkar bellek kuyruğunda arabelleğe almak için kullanılır. Bu tasarım, FIFO oluşturmak için Xilinx FIFO jeneratör IP çekirdeğini kullanır.FIFO jeneratör IP çekirdeği, uygulama gereksinimlerine göre FIFO'nun genişliğini, derinliğini, programlanabilir boş ve dolu durum işaretini, bellek türünü ve okuma / yazma bit genişliğini tasarlayabilir. Bu tasarımda oluşturulan FIFO, blok RAM kullanılarak oluşturulan ilk kelime ön görünüm türüdür.İlk kelime ön görünümü, FIFO okuma işlemini etkilemeden bir sonraki veriyi görüntüleyebilme yeteneğidir.FIFO'daki veriler okunabildiğinde, FIFO'daki ilk veriler otomatik olarak veri yoluna asılır. Bu, düşük gecikmeli veri erişimini gerçekleştirmek ve okunan verilerin içeriğine göre karar vermek için çok önemlidir.
Okuma işlemi sırasında, büyük miktarda bellek verisinin kısa sürede FPGA dahili tamponuna okunması ve ardından FT600'e gönderilmesi gerekir. Tampon alanından tasarruf etmek ve hız basıncını düşürmek için, FIFO ping-pong tampon şeması benimsenmiştir.Ping-pong işlem süreci Şekil 3'te gösterilmiştir. FPGA karar ifadesini yürüttüğünde FIFO'nun veri taşmasına neden olmasını önlemek için, üç FIFO ALMOST_FULL bayrak bitini ayarlar, bu da FIFO dolmadan önce yazma işleminin tekrar gerçekleştirilebileceği anlamına gelir.ALMOST_FULL geçerli olduğunda, bellek veri okuması durdurulur.
3.1 Komut alımı
FPGA, tanınabilir bir ana bilgisayar talimatı alana kadar bekleme durumundadır. FT600, ana bilgisayardan alıcı FIFO'da veri olduğunu gösteren bir talimat aldığında, bayrak sinyalini düşük çekerek FPGA'yı hemen bilgilendirecek ve FPGA, FT600 dahili FIFO'daki verileri okumaya başlayacaktır. Şekil 4, FT600 tarafından alınan komut bilgilerinin okunması sürecini göstermektedir.
3.2 Veri yükleme
FPGA ana bilgisayardan gelen talimatın bir okuma talimatı olduğunu anladığında okuma moduna girer.FpGA hafızadaki verileri okumaya başlar.Veri çıkarıldıktan sonra önce FIFO'da arabelleğe alınır ve ardından FIFO'daki veriler FT600'e gönderilir ve ardından FT600 üzerinden aktarılır. Seri haldedir ve PC'ye iletilir. Verileri üst bilgisayara iletmek için FT600'ü kontrol etme süreci Şekil 5'te gösterilmektedir.
3.3 Ana bilgisayar tasarımı
Üst bilgisayar tasarımı Şekil 6'daki gibi gösterilmektedir. Canlı mühimmat testinde, veri kaydedicinin fırlatma öncesi ve sonrası ve iniş sonrası bir süre merminin dahili parametrelerini kaydetmesi gerekmektedir.Bu nedenle, test tamamlandıktan sonra geri okunan test verileri sadece uçuş sırasında değil, aynı zamanda iniş öncesi ve sonrası parametreleri de içerir. veri. Veri analizi sırasında, verileri farklı aşamalarda gerektiği gibi analiz etmek gerekir. Büyük miktarda veri nedeniyle, tüm veriler analiz edilirse, veriler analiz edilirken çok fazla zaman ve enerji israf edilecektir.Bu nedenle, ana bilgisayarın tasarımında, alınan her 256 MB'lık veri bir bloğa bölünür.Verileri analiz ederken, test aşamasına göre ihtiyacı belirleyin. Veri bloğunu ayrıştırın.
4 Sistem doğrulama
Tasarım tamamlandıktan sonra fiziksel kaynak ve hata ayıklama yapıldı ve QT tarafından yazılan üst bilgisayar eMMC bellek yongasının verilerini geri okumak için kullanıldı.Ölçülen sonuçlar Şekil 7'de gösterildi. Sonuçlar, 4096 MB verinin 25 saniye içinde tekrar okunduğunu göstermektedir.Sonuçlar, eMMC bellek yongasının dahili verilerini okuma hızının 160 MB / sn'ye ulaşabileceğini göstermektedir.Karşılaştırmadan sonra, geri okunan veriler, kayıpsız olarak depolanan verilerle tamamen tutarlıdır. Çerçeve ve hata çerçevesi problemleri mühendislik uygulamalarına uygulanabilir.
5. Sonuç
Bu makale, USB3.0 tabanlı yüksek hızlı bir veri okuma sistemini tanıtmaktadır.Sistem, bellek yongasını ve arabirim yongasını çalıştırmak için ana kontrol yongası olarak FPGA'yı kullanarak kısa sürede büyük miktarda veri geri okuması elde etmektedir. Bir USB3.0 arayüz yongası olarak FT600'ün uygulanması kolaydır, güçlü bir güvenilirliğe ve hızlı veri okuma özelliğine sahiptir. Qt tarafından tasarlanan üst bilgisayarın geri okuma hızı 160 MB / sn'ye ulaşabilir ve bu da büyük miktarda verinin kısa sürede geri okunmasını gerçekleştirebilir.
Referanslar
Liu Jun, Shi Yunbo, Li Jie. Mikro atalet teknolojisi. Beijing: Electronic Industry Press, 2005.
Huang Yugang, Li Jie, Qin Li ve diğerleri.FpGA ve ADS8568'e dayalı bir füze kaynaklı gerçek zamanlı kayıt sisteminin tasarımı. Journal of Sensor Technology, 2016, 29 (4): 506-511.
Hao Xiaoming, Li Jie, Hu Chenjun ve diğerleri.FpGA'ya dayalı bir füze kaynaklı veri geri bildirim sisteminin tasarımı. Journal of Sensor Technology, 2015, 28 (7): 1023-1027.
Jiang Haiyang, Li Jie, Yang Wenqing ve diğerleri.Füzeyle taşınan uçuş parametreleri için yüksek hızlı test sisteminin anahtar teknoloji analizi ve tasarım doğrulaması. Bilim Teknolojisi ve Mühendisliği, 2019, 19 (3): 124-129.
Li Junhao, Bi Lixia, Wang Yongli.Çok kanallı yüksek hızlı veri güvenli iletim sisteminin tasarımı ve uygulaması.Elektronik Teknoloji Uygulaması, 2018, 44 (9): 125-128.
Luo Jun, Fan Jianfeng, Lv Hongfeng ve diğerleri.FPGA'ya dayalı blok bellek kaynaklarının işlevsel doğrulaması ve uygulaması. Elektronik Teknoloji Uygulaması, 2018, 44 (9): 44-47.
Liu An, Yu Weidong, Ma Xiaobing, et al.FpGA tabanlı yüksek hızlı seri veri alıcı-verici arayüzünün tasarımı.Elektronik Teknoloji Uygulaması, 2017, 43 (6): 48-51.
Li Zeming USB3.0 arayüzüne dayalı yüksek hızlı veri aktarım devresinin tasarımı ve uygulaması Taiyuan: Çin Kuzey Üniversitesi, 2014.
Jin Yu USB3.0 tabanlı veri toplama modülünün tasarımı. Guangzhou: Güney Çin Teknoloji Üniversitesi, 2017.
Liu Donghua. Xilinx serisi FPGA yongalarının IP çekirdeklerinin ayrıntılı açıklaması Pekin: Elektronik Endüstrisi Yayınevi, 2013.
yazar bilgileri:
Wang Han1, Li Jie1, Lei Wenbin1, Zhang Bo2
(1. Enstrüman ve Elektronik Okulu, Çin Kuzey Üniversitesi, Eyalet Anahtar Laboratuvarı Yetiştirme Üssü Dinamik Test Teknolojisinin İl ve Bakanlık Ortak Yapısı, Taiyuan 030051, Shanxi
2. Suzhou Zhongsheng Nano Technology Co., Ltd., Suzhou, Jiangsu 215123)
