"Blog Post" Wishbone veri yolu döngüsü bloğu yazma işlemi
Standart blok yazma işlemi
Şekil 17, standart bir blok yazma döngüsü zamanlama diyagramını gösterir. Blok yazma döngüsü, her saat döngüsünde bir veri transferini tamamlayabilir. Ancak bu örnek, ana ve bağımlı birimin veri aktarım hızını kontrol etmek için bekleme durumunu eklediği durumu gösterir. Şekilde toplam 5 iletim gösterilmektedir. İkinci iletimden sonra, ana bilgisayar bir bekleme durumu ekledi. Dördüncü iletimden sonra, bağımlı birim bekleme durumuna girdi. Beşinci iletimden sonra tüm döngü sona erer.
Şekil 17 Standart blok yazma döngüsü
Veri yolu protokolünün yürütme süreci aşağıdaki gibidir:
Saatin yükselen kenarı 0:
· Ev sahibi, etkili adresi ADR_O ve TGA_O'ya yerleştirecektir;
· Ana bilgisayar, WE_O'yu yazma döngüsüne girdiğini gösterecek şekilde ayarlar;
· Ana bilgisayar çıktısı SEL_O (sıra seçimi), işleminin veri adresini gösterir;
· Ana bilgisayar, döngünün başlangıcını belirtmek için CYC_O ve TGC_O'yu ayarlar;
· Ana bilgisayar, STB_O'yu birinci aşamanın başlangıcını belirtecek şekilde ayarlar;
Not: Ana bilgisayar, saatin yükselen kenarında olabilir 1 Daha önce herhangi bir zamanda CYC_O ekleyin Ve TGC_O Durum.
Saat yükselen kenar 1:
· Slave, girişin kodunu çözer ve slave yanıtını (ACK_I) yapar.
Saat yükselen kenar 2:
· Ana bilgisayar ACK_I sinyalini izleyecektir;
Ana bilgisayar, bir bekleme durumu (-WSW-) eklemek için STB_O'yu sıfırlar.
Saatin yükselen kenarı 3:
Ana bilgisayar, ikinci aşamanın başlangıcını belirtmek için STB_O'yu ayarlar.
Saat yükselen kenar 4:
Ana bilgisayar, etkili adresi ADR_O ve TGA_O'ya koyar
· Ana bilgisayar, okuma döngüsüne girdiğini belirtmek için WE_O'yu sıfırlar;
· Ana bilgisayar çıktısı SEL_O (sıra seçimi), işleminin veri adresini gösterir;
· Ana bilgisayar STB_O'yu ayarlar.
· Slave, girişin kodunu çözer ve ACK_I'ye yanıt verir.
Saat yükselen kenar 5:
· Ana bilgisayar, ACK_I sinyalini izler;
· Ana bilgisayar, blok okuma döngüsünü sonlandırmak için STB_O ve CYC_O'yu sıfırlar.
Ardışık düzen bloğu yazma işlemi
Boru hattı bloğu yazma modunun sıra diyagramı Şekil 18'de gösterilmektedir.
Şekil 18 Boru hattı bloğu yazma döngüsü
Ana bilgisayar, ACK_I sinyalini izler ve DAT_I ve TGD_I sinyallerini kilitlemeye hazırlanır.
Saat yükselen kenar 1:
· Slave, girişin kodunu çözer ve slave yanıtını (ACK_I) yapar;
· STALL_I etkin olmadığında, ana bilgisayar STB_O sinyalini sıfırlar.
Saat yükselen kenar 4:
Ana bilgisayar, ikinci ACK_O sinyalini aldığında CYC_O sinyalini sıfırlar.
