Çok Kanallı Paralel DDS-AET Bazında Hızlı Frekans Atlamalı Sinyal Üretecinin Tasarımı ve Uygulanması
Birden çok paralel DDS'ye dayalı uyumlu FFH jeneratörünün tasarımı ve uygulaması
0 Önsöz
21. yüzyılın ikinci on yılında, ülkemizin doğu ve güney denizlerini çevreleyen bölgelerden gelen tehditler giderek daha ciddi ve karmaşık hale geliyor. "Gözlem / imha / yok etme / değerlendirme" entegrasyonuna dayalı muharebe düşüncesi, modern savaş bilgilendirme, sistemleştirme ve hızlı müdahalenin yoğunlaştırılmış bir ifadesidir.Gerekli temel: silah sistemlerini oluşturan çeşitli platformlar arasında güvenilir bilgi aktarımıdır. bağlantı. Kablosuz yayılma ortamının açıklığı ve savaş alanı ortamının karmaşıklığı göz önüne alındığında, silah platformuna uygulanan kablosuz iletişim sisteminin çok güçlü anti-parazit özelliklerine sahip olması gerekir.
Batı ülkelerindeki yeni karıştırıcılar genellikle büyük iletim gücü, geniş parazit frekansı ve çoklu parazit örüntüleri özelliklerine sahiptir.Geleneksel frekans atlamalı ve yayılı spektrum teknolojileriyle uğraşmak zordur. Bununla birlikte, tutarlı hızlı frekans atlama, hızlı bir sıçrama hızına sahiptir ve doğal bir frekans-zaman çeşitliliği mekanizmasına ve güçlü bir anti-parazit yeteneğine sahiptir. Bununla birlikte, frekans sıçrama noktaları arasındaki tutarlı birikimin öncülü, frekans sıçrama sinyalinin taşıyıcı fazının kesinlikle sürekli olmasıdır, bu da hızlı frekans sıçrama sinyali üretecinin işlevi için gereksinimleri ortaya koyar.
Doğrudan Dijital Sentezleyiciye (DDS) dayanan bu makalede, sürekli taşıyıcı fazlı hızlı frekans atlamalı bir jeneratör tasarlanmış ve Alan Programlanabilir Kapı Dizisi (Alan Programlanabilir Kapı Dizisi, FPGA) ve ultra yüksek hızlı dijitalden analoğa dönüştürme için kullanılmıştır. Bu algoritma, Dijitalden Analog Dönüştürücünün (DAC) donanım platformunda uygulanmaktadır. FPGA tasarımında hız ve alan olmak üzere iki tasarım prensibi dikkate alınarak DDS algoritmasının gerçekleştirilmesi için iki yöntem benimsenmiştir. Sınırlı kaynaklar kullanılarak, 20.000 kez / s sıçrama hızı parametreleri ve 200 MHz frekans atlama bant genişliği gerçekleştirildi ve frekans atlama noktaları arasındaki faz sürekliliği, tutarlı hızlı frekans atlamalı anti-parazit iletişim sisteminin araştırılmasını sağlayan testlerle doğrulandı. temeli.
1 Sistem yapısı
Çoklu paralel DDS'ye dayalı hızlı frekans atlamalı sinyal üretme sisteminin yapı modeli Şekil 1'de gösterilmektedir. Hızlı frekans atlamalı sinyal üretme sisteminin yapısı üç modüle bölünebilir: (1) Sembol bilgi akışı üzerinde doğrudan dizi yayma gerçekleştirmek için sözde rasgele (Sözde Gürültü, PN) kodlar kullanan Temel bant sinyal oluşturma modülü ve çıkış doğrudan yayılması Temel bant sinyalinden sonra; (2) Frekans atlamalı taşıyıcı modülasyon modülü, bu modül, çoklu paralel DDS prensibine dayalı olarak 12 paralel frekans atlamalı taşıyıcı üretir ve oluşturulan 12 paralel taşıyıcıyı sırasıyla 12 paralel oluşturmak için temel bant sinyallerini modüle etmek için kullanır. Modülasyon sinyali; (3) 12 kanal düşük hızlı paralel modülasyon sinyallerini paralel / seri olarak daha yüksek hızlı modülasyon sinyallerinin bir kanalına dönüştüren ve ardından ultra yüksek hızlı DAC'ler aracılığıyla dijital / analog dönüşüm gerçekleştiren sinyal çıkış modülü Çok kanallı paralel DDS hızlı frekans atlama sinyali.
2 Tasarım temeli
2.1 Çoklu paralel DDS ilkesi
Tek kanallı bir DDS'nin temel blok diyagramı Şekil 2'de gösterilmektedir. Sistem saatinin referansı altında, faz akümülatörü, frekans kontrol sözcüğünün (FCW) doğrusal birikimini gerçekleştirir ve dijital dizi çıktısını elde etmek için sinüs referans tablosuna göre faz genliği dönüşümünü gerçekleştirir. Ardından, dijital / analog dönüştürücü aracılığıyla yumuşak bir sinüs dalgası alın.
Geleneksel DDS'nin sınırlaması, sınırlı çıkış frekansıdır. Nyquist örnekleme teoremine göre, tek bir DDS'nin çıkış frekansı, sistem saat frekansının yarısından daha az olmalıdır Sonraki filtrelerin tasarım basıncını hesaba katarak, mühendislik genellikle en yüksek çıkış frekansını sistem saatinin% 40'ı olarak kabul eder. DDS tarafından sinüs dalgası çıkışının frekansını f0 artırmak için, DDS çalışma frekansını fs arttırmak gerekir. Ancak FPGA veya diğer dijital çipler için, sistem saat frekansındaki artış sınırlıdır.
DDS çıkış frekansını artırmak için çoklu paralel DDS teknolojisi kullanılabilir. Temel fikir, çoklu DDS'nin genlik-faz dönüşüm çıkışını paralel / seri dönüşüme dönüştürmek ve ardından bunu yüksek hızlı dijital / analog dönüştürücüye göndermektir.
12 paralel DDS'nin temel blok diyagramı Şekil 3'teki gibi gösterilmiştir. 12 yollu faz akümülatörlerinin başlangıç değerleri, her kanal için karşılık gelen frekans kontrol kelimeleri olarak adlandırılan Ki, i = 1, 2, ..., 12'dir. Ki, sistem frekansı kontrol kelimesi Kall'ın i katıdır. 12 kanallı DDS için Kall'ın hesaplama formülü şöyledir:
Bunlar arasında N, Kall kontrol kelimesinin bit genişliğidir. 12 paralel DDS'nin uygulanmasında, faz akümülatörünün 1 çıkış değeri, faz kaydının 12 çıkış değeridir ve birinci frekans kontrol kelimesi K1'in toplamıdır; faz akümülatörü 2'nin çıkışı, faz kaydının 12 çıkış değeridir ve İkinci frekans kontrol kelimesinin katma değeri K2 vb. 12. şekilde, faz kaydının çıktısı, bu şekilde K12 frekans kontrol kelimesinin toplam değeridir.
2.2 Hızlı frekans atlama sinyalinin üretim mekanizması
Temel bant sinyal üretme modülü esas olarak doğrudan dizi yayılma spektrumunu, yani, bilgi simgesi dizisini yaymak için yüksek kod oranlı sözde rasgele kod dizisinin kullanımını uygular.
Bilgi sembolü {mk} bir ikili dizidir ve bu tasarımda +1 ve -1 ile dengelenmiş 16 bitlik bir dizi döngüsü kullanılmıştır. Rb, {mk} bilgi sembolü aktarım hızıdır ve bu tasarımda 2.5 kHz seçilir; bilgi sembolü süresi, yani sembol genişliği şu şekilde ifade edilebilir:
Bunlar arasında, g (t) Th süresi olan dikdörtgen bir birim genlik darbesidir.
Bu tasarımdaki frekans atlamalı taşıyıcı, 12 paralel DDS ile gerçekleştirilir ve her kanalın (i = 1, 2, ..., 12) karşılık gelen frekans atlamalı taşıyıcısı:
3 sistem uygulaması
3.1 Donanım platformu
FPGA güçlü bir kararlılığa ve donanımda son derece yüksek hesaplama hızına sahiptir ve yazılımda programlanabilir özelliklere sahiptir.İstenen sistem gereksinimlerine göre ilgili işlevleri tamamlamak için farklı yapılar kullanabilir.Güçlü esnekliğe ve kullanımlara sahiptir. Geliştirme yazılımı, çevrimiçi simülasyon testi ve pratik doğrulamayı gerçekleştirebilir. Xilinx XC6VLX240T FPGA dahili mantık depolama kaynakları ve işlem hızı, tasarım gereksinimlerini karşılar.
ADI'nin AD9739 yüksek hızlı DAC'si, 2.5 Gb / s'ye kadar örnekleme hızına sahiptir ve bu, dalga formlarını, tasarım gereksinimlerini karşılayan frekanslar ve anlık bant genişlikleri ile doğrudan sentezleyebilir. Son derece düşük aksaklık paraziti, hızlı yerleşme süresi ve düşük gecikmeli çalışma özelliklerine ek olarak, diferansiyel çıkış DAC ayrıca sahte olmayan dinamik aralık, intermodülasyon distorsiyonu ve faz gürültüsü açısından daha iyi performans gösterir.
Çoklu paralel DDS'ye dayalı hızlı frekans atlamalı sinyal üretecinin donanım platformu yapı diyagramı Şekil 4'te gösterilmektedir. Bu tasarımla üretilen çoklu paralel DDS'ye dayalı hızlı frekans atlama sinyalinin merkez frekansı 491,52 MHz'dir ve DAC çalışma frekansı 1966,08 MHz'dir; 12 paralel DDS benimsenmiştir, bu nedenle FPGA sistemi çalışma frekansı 163,84 MHz'dir.
3.2 İşlev gerçekleştirme
Temel bant sinyal üretme modülü ve frekans atlamalı taşıyıcı modülasyon modülü, FPGA içindeki mantıksal programlama ile uygulanır ve her ikisi de dijital sinyal işlemedir. Sinyal çıkış modülünün paralel / seri dönüştürme kısmı FPGA içinde uygulanır ve çıkış analog sinyali, DAC aracılığıyla dijital / analog dönüşümdür.
3.2.1 Ana bant sinyal oluşturma modülü
Sistem saatinin çalışması altında, ISE tasarım yazılımında katılaştırılan salt okunur bellek (Salt Okunur Bellek, ROM) çekirdeği, bilgi sembolü dizisini ve bir arama tablosu aracılığıyla okunan PN kodu dizisini depolamak için kullanılır. Aynı sayacın zamanlamasına bağlı olarak, bilgi sembolü dizisinin ve PN kod dizisinin farklı okuma oranını gerçekleştirmek için farklı sayım değerlerinde okuma gerçekleştirilir. Yaygın spektrum yongalarında polarite dönüşümü gerçekleştirin ve temel bant sinyallerinin üretimini tamamlamak için bunları frekans atlamalı taşıyıcı modülasyon modülüne çıkarın.
3.2.2 Frekans Atlamalı Taşıyıcı Modülasyon Modülü
FPGA, sinyal işleme için sistem saati olarak veri örnekleme saatinin 12 bölücüsünü kullanır. Frekans atlamalı taşıyıcı üretimi 12 kanallı paralel DDS teknolojisini kullanır 12 kanallı karşılık gelen frekans kontrol kelime oluşturma yöntemi iki türe ayrılabilir, biri FCW hesaplaması ve diğeri FCW araması olarak adlandırılır. İki yöntemin uygulanması Şekil 5 ve Şekil 6'da gösterilmektedir.
FCW'yi hesaplama yöntemi, bir saat döngüsünde 12 paralel DDS kanalı gerçekleştirildiğinde, 12 kanala karşılık gelen frekans kontrol kelimelerini hesaplamak için kaydırma ve toplama kullanılarak toplam frekans kontrol kelimesini girdikten sonra yapılır. Frekans sıçrama modelinin her bir frekans noktasına karşılık gelen frekans kontrol sözcüğü ROM çekirdeği tarafından depolanır ve frekans atlamasının toplam FCW'si, bir taramalı tablo aracılığıyla okunduktan sonra çıkarılabilir. Temel bant sinyal üretme modülünün aynı sayaç zamanlamasına bağlı olarak, farklı sayım değerlerinde okunur, böylece frekans sıçrama oranı, temel bant sinyal çipi okuma hızından farklıdır, ancak anahtarlama kenarı hizalanır.
FCW'yi bulma yöntemi, ROM'da 12 paralel DDS için tüm frekans sıçrama frekans noktalarının tüm frekans kontrol kelimelerini depolar ve frekans atlamalı model numarası arama tablosu ve her kanalın kimlik kodunu adres olarak kullanarak frekans noktası sıra numarası çıktısını kullanır ve sırasıyla 12 kanalı okur. İlgili frekans kontrol kelimesi. Frekans atlamalı model sıra numarası arama tablosu, FCW yönteminde frekans atlamalı model arama tablosunun okuma hızı ile tutarlıdır.
12 kanala karşılık gelen frekans kontrol kelimelerini elde ettikten sonra, her kanalın faz birikiminin uygulanması, prensip blok diyagramındaki ile aynıdır (Şekil 4). DDS'nin her kanalının fazı, faz biriktirme adımı olarak karşılık gelen frekans kontrol kelimesi ile 12. kanalın mevcut döngü fazı temelinde toplanır. 12. kanal, düşük sistem frekansı altında tek kanallı DDS'ye eşdeğer yüksek frekanslı dalga biçimini gerçekleştirmek için fazı frekans kontrol sözcüğünün 12 katına göre biriktirir.
12 kanallı paralel DDS frekans atlamalı taşıyıcı üretimi tamamlandıktan sonra, çarpan, frekans atlamalı taşıyıcı modülasyonu elde etmek için 12 paralel frekans atlamalı taşıyıcı modülasyon sinyali elde etmek için 12 paralel frekans atlamalı taşıyıcı ve temel bant sinyalleri üzerinde imzalı hesaplamalar yapmak için kullanılır. .
3.2.3 Sinyal çıkış modülü
Taşıyıcı modülasyonundan sonra 12 paralel modüle edilmiş sinyal, faz ilişkisine göre FPGA'nın dahili sinyal işleme saati ve DAC tarafından ilişkili saat girişi referans olarak kullanılarak, FPGA içindeki paralel seri dönüştürücü Iserdes aracılığıyla 2 kanala dönüştürülür. Yüksek oranlı frekans atlamalı taşıyıcı modülasyon sinyali.
Dijital frekans atlamalı taşıyıcı modülasyon sinyali, dijital / analog dönüştürme için ultra yüksek hızlı DAC'ye girilir ve çoklu paralel DDS'ye dayalı analog hızlı frekans atlama sinyali, tasarımın gereksinimlerini karşılamak için çıkarılır.
4 Sistem analizi
12 kanallı paralel DDS'nin FPGA programı kaynak kullanımı iki yöntemle Tablo 1'de gösterilmektedir: hesaplama ile oluşturulan FCW ve arama tablosu ile okunan FCW.
FCW hesaplama yönteminin daha fazla mantık yongasını, yani daha fazla mantık kaynağını işgal ettiği, arama FCW yönteminin ise daha fazla blok belleği, yani daha fazla depolama kaynağını işgal ettiği ve bu da iki yöntemin gerçekleştirme ilkelerini yansıtan görülebilmektedir. Mantık kaynakları ve depolama kaynakları sınırlı olduğunda, sistem uygulama yöntemi kalan kaynak miktarına göre ayarlanabilir.
Bilgi sembolü sembol hızı 2,5 Ks / s'dir, yayılma kodu uzunluğu 1024'tür ve yayılma kodu çip hızı 2,56 Mc / s'dir, bu nedenle temel bant sinyal bant genişliği 2,56 MHz'dir. Frekans atlama frekansı anahtarlama hızı 20000 atlama / s'dir, her atlama noktasının frekans aralığı 2.5 MHz'dir ve toplam 80 atlama noktası vardır, bu nedenle frekans atlama bant genişliği 200 MHz'dir.
İki yöntemle üretilen sinyaller ölçülür ve doğrulanır Şekil 7, çoklu paralel DDS'ye dayalı bir frekans atlamalı sinyal spektrum diyagramıdır.
Her iki yöntem için de, sinyal spektrumunun genişlemesini gerçekleştiren frekans atlamalı bant genişliğinde 80 frekans sıçrama noktasının düzgün bir şekilde dağıldığı ve frekans atlamalı bant genişliğindeki sinyal düzlüğünün, merkez frekansına göre 0.7 dB'den az olduğu görülebilir.
Şekil 8, çok sayıda paralel DDS'ye dayalı olarak hızlı frekans atlamalı sinyal frekansı sıçrama taşıyıcısını gerçekleştirmek için iki yöntemin zaman alanı dalga biçimlerini göstermektedir. Dalga formu edinimi, 20 Ga / s örnekleme hızına sahip bir osiloskop kullanır Şekilde yakalanan kısım, frekans atlamalı taşıyıcının frekansının 471.52 MHz'den 589.02 MHz'e atladığı durumdur. Her iki yöntem de, frekans atlama sırasında fazın sürekli kaldığını gösterebilir. Tasarım gereksinimleri gerçekleştirilir.
5. Sonuç
Hızlı frekans atlamalı sinyallerin üretme mekanizmasının derinlemesine çalışmasına dayanan bu makale, doğrudan sıralı yayılma spektrum sinyali olarak temel bandın devre tasarımını ve tutarlı hızlı atlamalı taşıyıcının, yani hızlı frekans atlamalı sinyalin modülasyon sinyali olarak taşıyıcıyı gerçekleştirmek için programlanabilir mantık cihazı FPGA kullanır. Tasarım tarafından üretilen sinyali çıkarmak için ultra yüksek hızlı DAC kullanın. Çoklu paralel DDS'ye dayalı olarak üretilen hızlı frekans atlamalı sinyal ölçülmüş ve doğrulanmıştır ve tasarım gereksinimlerini karşılamaktadır.
Sürekli frekans atlamalı taşıyıcı fazının gerekliliği ve geleneksel tek kanallı DDS'nin düşük çıkış frekansı göz önüne alındığında, bu makale çok kanallı (12 kanallı) paralel DDS frekans sentezi yapısını benimser. 12 yollu paralel DDS modülünün FPGA uygulaması sürecinde, alan önceliği ve hız önceliği olmak üzere iki tasarım konseptine göre, iki FCW hesaplama yöntemi ve FCW depolayan arama tablosu benimsenmiştir.Uygulama için kullanılan kaynaklar analiz edilir ve karşılaştırılır ve iki Her yöntem, her durum için uygundur.
Referanslar
Liu Yang, Li Yibo, Wang Yangyang. Chada entegre İHA çoklu sensör otomatik hedef tanıma sistemi Flying Missile, 2010 (6): 75-78.
Yang Xiaoniu, Lou Caiyi, Xu Jianliang, vb Yazılım Radyosunun İlkeleri ve Uygulamaları Beijing: Electronic Industry Press, 2001.
Lei Lidong. Küçük insansız helikopter için veri bağlantı sisteminin tasarımı ve simülasyon platformu üzerine araştırma. Guangzhou: Güney Çin Teknoloji Üniversitesi, 2012.
PROAKIS J G. Dijital iletişim. McGraw-Hill Companies Inc, 2003.
Li Nan. Radyo Fiziği: Savaş Alanında Karmaşık Elektromanyetik Ortamın Bileşiminin Analizi Çin Akademik Dergilerinin Özetleri, 2008 (13): 1.
Deng Aiguo, Xu Hongbing, Zhang Guohua ve diğerleri.Elektronik sıkışma uçağının anten düzeni üzerine araştırma.Ateş Kontrol Radar Teknolojisi, 2016, 45 (4): 93-97.
He Yishan. Tutarlı hızlı frekans atlama sisteminin anahtar teknolojisi üzerine araştırma Chengdu: Çin Elektronik Bilimi ve Teknolojisi Üniversitesi, 2015.
Li Mingbin.Doğrudan sayısal frekans sentezi ilkesi ve spektrum özelliklerinin analizi Telekomünikasyon Teknolojisi, 1995, 8 (4): 16-22.
Wang Chen. DDS tabanlı sinyal üretme teknolojisi üzerine araştırma Xi'an: Xidian Üniversitesi, 2010.
Yin Lei, Jin Haijun, Li Yingxue, vd.DDS'ye dayalı yüksek hassasiyetli fonksiyon sinyal üretecinin geliştirilmesi Modern Elektronik Teknolojisi, 2009, 32 (1): 68-69.
Wang Shiyang, DDS'nin çıkış bant genişliğini genişletmek için yeni bir yöntem Gemi Elektronik Harp, 1999 (2): 26-27.
Huang Zhilin. FPGA tabanlı paralel DDS teknolojisi üzerine araştırma Modern Elektronik Teknolojisi, 2013 (7): 54-56.
Deng Qinyao. Yarı Fiziksel Doğrudan Yayılma / Frekans Atlamalı İletişim Sisteminin Tasarımı ve Uygulaması. Chengdu: Çin Elektronik Bilim ve Teknoloji Üniversitesi, 2012.
Lu Jie. S-band düşük sahte yüksek hızlı frekans atlamalı frekans sentezinin tasarımı Chengdu: Çin Elektronik Bilimi ve Teknolojisi Üniversitesi, 2007.
Su Yang, Qian Hao. FPGA tabanlı frekans atlamalı iletişim sisteminin geliştirilmesi. Bilgisayar Ölçümü ve Kontrolü, 2016, 24 (10): 171-174.
yazar bilgileri:
Ni Xuanhao 1, Cong Yanchao 2, Wu Chunfei 1
(1. Bilgi ve Elektronik Okulu, Pekin Teknoloji Enstitüsü, Pekin 100081; 2. Çin Fırlatma Aracı Teknolojisi Akademisi, Pekin 100076)
