4 kanallı zaman serpiştirmeye dayalı "Academic Paper" FPGA yüksek hızlı örnekleme sistemi
Özet:
Zaman aralıklı örnekleme, analogdan dijitale dönüştürücünün örnekleme oranını artırmanın etkili bir yoludur. Zaman serpiştirme örneklemesinin kanal uyuşmazlığı hatası yönteminin değerlendirmesini tamamlamak için, 4 kanallı zaman serpiştirmeye dayalı bir dizi FPGA yüksek hızlı analogdan dijitale dönüşüm örnekleme sistemi önerilmiş ve tasarlanmıştır. Sistem, ön uç analog devre, örnekleme dizisi, çok fazlı saat devre modülü ve FPGA tabanlı veri tamponu ve düzeltme işleme modülünden oluşur. Sistemin örneklenmiş çıktı verileri, gösterim ve performans indeksi analizi için üst bilgisayara yüklenir. Test sonucu, TIADC sisteminin uyumsuzluk hataları için dijital arka uç telafisinden sonra 1 GS / s örnekleme hızında kararlı bir şekilde çalışabileceğini göstermektedir. Örnekleme etkili biti ve ortalama sinyal-gürültü oranı sırasıyla 7.03 bit ve 44.1 dB'ye ulaşır ve bu, örnekleme uyuşmazlığı düzeltme yöntemlerinin doğrulanması ve değerlendirilmesine uygulanabilir.
Çince alıntı biçimi: Li Yu, Liu Chongqing, Lu Lijun ve diğerleri 4 kanallı zaman serpiştirmeye dayalı FPGA yüksek hızlı örnekleme sistemi.Elektronik Teknolojinin Uygulanması, 2018, 44 (1): 52-56.
İngilizce alıntı biçimi: Li Yu, Liu Chongqing, Lv Lijun ve diğerleri.4 kanallı zaman aralıklı FPGA yüksek hızlı örnekleme sistemi.Elektronik Tekniğin Uygulanması, 2018, 44 (1): 52-56.
0 Önsöz
Yüksek performanslı analogdan dijitale dönüştürücüler (ADC), iletişim, enstrümantasyon, bilgisayarlar ve tıbbi ekipmanlarda yaygın olarak kullanılmaktadır ve ulusal ekonomi, ulusal savunma inşası ve bilimsel araştırma için büyük önem taşımaktadır. Tek örnekleme birimi ADC yongası, dahili termal gürültü, açıklık seğirmesi ve geçiş süresi belirsizliği gibi faktörlere bağlı olarak örnekleme hızı ve doğruluğunun karşılıklı olarak kısıtlanmasının etkisiyle karşı karşıyadır ve bir darboğaz ortaya çıkmaktadır. Çok kanallı zaman aralıklı ADC (Zaman Aralıklı ADC, TIADC), dönüşümlü olarak örneklemeyi tamamlamak için aynı modelin M ADC birimlerini kullanır. Teorik olarak, TIADC'nin örnekleme oranı, örnekleme doğruluğunu temelde değişmeden tutarken, tek ADC'nin M katına ulaşabilir. Bununla birlikte, ADC örnekleme birimi ile çevresel devre arasındaki bireysel farklılıklar nedeniyle, örnekleme kanalları arasındaki tutarsızlık, ofset hatası, kazanç hatası gibi uyumsuzluk bozulmasına neden olacak ve zaman faz hatası, veri toplama sisteminin performansını ciddi şekilde azaltacaktır. Dijital sinyal işleme yöntemine dayanan dijital arka uç düzeltme teknolojisi, yukarıdaki uyumsuzluğun neden olduğu bozulmayı etkili bir şekilde bastırabilir. Son yıllarda, dijital arka uç düzeltme teknolojisini gerçekleştirmek için FPGA uygulayan belgeler olmuştur. Literatür, 1G örnekleme oranına sahip 4 kanallı bir araya eklenmiş örnekleme sistemi uygulamak için DSP ve FPGA kullanır ve hatayı telafi eder. Literatür, 400 MS / sn'lik 2 kanallı aralıklı örnekleme sistemi tasarladı.
Bu makale 4 kanallı zaman aralıklı FPGA yüksek hızlı analog sinyal örnekleme sistemi önermekte ve tasarlamaktadır. Sistemin veri akışı kontrolü, uyumsuzluk hatası dijital düzeltme ve diğer işlevlerin tümü, sistemin yapısal karmaşıklığını azaltan ek DSP işlemcilere gerek kalmadan tek bir FPGA'da uygulanır.
1 TIADC sistem şeması
Sistem, zaman aralıklı örnekleme yoluyla 1 GS / s, 8 bitlik örnekleme sistemi gerçekleştirmek için dört adet 8-bit, 250 MS / sn AD9481 analogdan dijitale dönüştürücü kullanır. Sistem, güç dağıtımı ve diferansiyel iletim devreleri, ADC dizileri, çok fazlı saat devreleri ve FPGA'lardan (Şekil 1'de gösterildiği gibi) oluşur. Analog ön uç sinyali, eşit güce bölünür ve ADC dizisine iletilmek üzere diferansiyel bir sinyale dönüştürülür. 4 kanallı ADC, giriş sinyalini paralel ve analogdan dijitale çevirmek için çok fazlı bir saat tarafından çalıştırılır. Ortaya çıkan yüksek hızlı veri akışı, FPGA tarafından önbelleğe alınır, düzeltilir ve yüklenir Görüntü ve performans değerlendirmesini tamamlamak için bilgisayara gidin.
1.1 ADC analog ön uç sinyal işleme
Analog giriş sinyali, sinyal koşullandırma devresi aracılığıyla ADC örnekleme ön ucuna ulaştığında, fiziksel cihaz ve yapının tutarsızlığından kaynaklanan kanallar arasında ofset hatası ve kazanç hatası sırasıyla ± kfs / M ve ± fin + kfs / M frekans alanında üretilecektir. K = 1, 2, ..., M-1 olan en yüksek sahte spektrum, sinyal-gürültü oranının azalmasına neden olur. Analog ön uç sinyal işleme için aynı analog sinyalin eşit güç bölmesini ve diferansiyel aktarımını benimseyin. Öncelikle, giriş sinyalini 1: 4 ayırmak için SCP-4-1 + güç bölücüsünü seçin. Giriş sinyali bant genişliği 1 ~ 400 MHz olduğunda, güç bölme çıkışının 4 kanalının maksimum faz uyuşmazlığı yalnızca 0,58 ° 'dir ve Maksimum genlik uyumsuzluğunun 0,15 dB'den az olduğundan emin olun. Ardından, belirli bir yükseltme etkisine sahip 4: 1 giriş ve çıkış sargı oranına sahip bir diferansiyel iletim devresi tasarlamak için radyo frekansı transformatörü ADT4-1WT + kullanın. Devre Şekil 2'de gösterilmiştir.
1.2 Yüksek hassasiyetli çok fazlı saat tasarımı
AD9516-3'e dayalı saat sentez şeması, Şekil 3'te gösterildiği gibi oldukça kararlı frekans sentezi ve frekans bölünmesini gerçekleştirebilir. Saat üretme biriminin LVPECL kanalının frekans bölme katsayısı yalnızca 1 ila 32 tam sayı katları arasında ayarlanabildiğinden ve sinyal gecikmesinin kaba ayarı t1 t4, faz ayarını kolaylaştırmak için PLL frekans çarpma süresinin en küçük birimi ile ilgili olduğundan, FPGA kontrol mantığı kullanılır SPI, saat yongasının işlevsel kaydını yapılandırır, 1 GHz sinyal elde etmek için VCO frekans bölücüsünü 2'ye böler ve ardından kanal bölücü, 250 MHz'de belirsiz fazlı 4 LVPECL saat sinyali üretmek için sinyali 4'e böler. Saat sinyali gecikme kontrolünü elde etmek için kapasitör C'yi ayarlamak için gecikme modülü devresindeki DAC'yi kontrol ederek LC devrelerinden oluşan programlanabilir bir gecikme hattı kullanarak dört saat sinyalinin faz farkları 0 °, 90 °, 180 ° ve 270 ° 'dir.
2 Yüksek hızlı veri akışı önbelleğe alma ve işleme
Sistem, veri akışı işleme birimi olarak EP3C25Q240C6 kullanır ve mantık işlevleri, yonga üzerinde RAM'den oluşan asenkron bir FIFO arabellek modülü ve her kanalın ADC verileri üzerinde uyumsuzluk hatası işleme için bir düzeltme modülü içerir. Sistemin girdi veri bant genişliği çıktı verisi bant genişliğinden daha büyük olduğu için, verileri karşıya yüklemek için bir veri aktarım tampon belleği tasarlanır ve son olarak, kalan mantık kaynakları kullanılarak bir mantık çözümleyici modülü somutlaştırılır. Mantıksal fonksiyon yapısı Şekil 4'te gösterilmektedir.
2.1 Veri alma tamponu ve yeniden sıralama
Eşzamansız saat alanının veri alımını gerçekleştirmek için, sistemin alıcı modülü eşzamansız FIFO'yu benimser ve ADC tarafından FIFO'nun yazma saati olarak ilişkili saat DCO çıktısını benimser. DCO çıkışının fazı ADC'yi çalıştıran çok fazlı giriş saati ile ilgili olduğundan, çıkış eşit faz farkı, çoklu takip saatleri DCO_1 +, DCO_2 +, DCO_3 +, DCO_4 +, DCO_1-, DCO_2-, DCO_3-, DCO_4- sırasıyla faz gereksinimlerini takip eder Örnekleme verilerini FIFOA / B / C / D_P ve FIFOA / B / C / D_N olarak yazın, burada yazma talebi ilgili saatin yükselen kenarında tetiklenir. FIFO'nun boş veya dolu olmasını önlemek için, DCO_4 senkronizasyonundan ve bir yazma isteği gönderdikten sonra, FIFO'nun yarı dolu olmasını bekleyin ve FIFO'nun kapasitesinin her zaman FIFO'nun ara durumunda kalmasını sağlamak için bir FIFO okuma isteği yayınlayın, bu da arabelleğin güvenliğini artırır ve Sıralama ve birleştirme modülünün çıkışı, örnekleme sırası ile senkronize edilir.
2.2 Hata düzeltme
Kanallar arasındaki devre özelliklerindeki fark, uyumsuzluk hatalarına neden olur ve sözde spektral dinamik aralık gibi performansı düşürür. Diğer 3 kanalın referans kanalı olarak ilk kanalı seçin. DC ofset hatası ve kazanç hatası, düzeltilmesi gereken her kanala bir toplayıcı ve çarpan eklenerek telafi edilebilir. Uyumsuzluk parametrelerinin ölçülmesi, telafi öncesinde gereklidir. Bu modül, yukarıdaki üç hatayı ortadan kaldırmak için literatürde önerilen FFT yöntemini kullanır. Kalan zaman uyumsuzluğu hatası, literatürdeki frekans seyrekliği yöntemi kullanılarak düzeltilir. Düzeltme telafisi yöntemi bu makalenin tasarım odağı olmadığından, daha bol düzeltme yöntemleri için literatüre başvurabilirsiniz.
2.3 Örnekleme veri saklama ve yükleme
Örneklenen sinyali yeniden üretmek ve PC'ye yüklemek için SignalTap II'yi kullanın. Gönderen veri belleği olarak çift bağlantı noktalı bir RAM'i örnekleyerek, derinliği 256'dır ve bu, sistem testi sırasında her seferinde 32 Kbit veri elde etmeye karşılık gelir. Veri gönderme belleği, çift bağlantı noktalı RAM adresinin boyutunu değerlendirerek sistem verilerinin gönderilmesini veya alınmasını belirler. Gönderme belleği başlatıldığında, varsayılan alma durumudur, adres 0'dır ve örnekleme işleminden sonra verilerin gönderen belleğe yazılmasına izin verilir.Aynı zamanda, bellek okuma ve veri yükleme komutları devre dışı bırakılır.Gönderme belleği dolduğunda, yani adres 255 olduğunda, gönderme belleği devre dışı bırakılır. Hafıza okuma ve veri yükleme komutlarını aynı anda yazın ve etkinleştirin. Sistem veri yükleme süreci Şekil 5'te gösterilmektedir.
3 TIADC sistem deneyi ve testi
3.1 Deneysel test koşulları ve ortamı
Deneysel değerlendirme sinyal-gürültü oranını ve etkili bit analizini içerir Şema Şekil 6'da gösterilmektedir. Donanım testi sinyal üreteçleri, osiloskoplar, sinyal kaynağı analizörleri, düzenlenmiş güç kaynakları ve diğer ekipmanları kullanır.
3.2 Performans testi değerlendirmesi
İlk olarak, tek kanallı bir ADC performans testi gerçekleştirin. 4 ADC, 250 MS / s örnekleme hızında, 1 Vp-p genliğe ve 17 MHz frekansa sahip bir sinüs dalgası sinyalini örnekleyin ve 4 tek kanallı ADC'nin performans sonuçlarını analiz edin. Şekil 7'de gösterildiği gibi. Test edilen ortalama SNR, AD9481'in resmi parametrelerinden 1.07 dB daha düşük olan 44.93 dB'ye ulaştı; Ortalama etkin bit, resmi parametrelerden 0.33 bit daha düşük olan 7.17 bit'e ulaştı ve hata düşük bir seviyede kontrol edildi.
Dijital kompanzasyonsuz bir çıktı elde etmek için 1 Vp-p giriş sinyali genliği ve 70 MHz frekansı ile bir sinüs dalgası sinyali üzerinde 1 GS / s aralıklı örnekleme gerçekleştirin. Şekil 8, SignalTap II tarafından yakalanan zaman alanlı dalga biçimidir ve ilgili spektrogram Şekil 9'da gösterilmektedir.
Açıktır ki, bir önceki açıklama ile tutarlı olan 250 MHz ve ± 70 MHz + 250 MHz frekans noktalarında en yüksek hata sahte spektrumları ortaya çıkmaktadır. FPGA'da literatürdeki hata düzeltme yöntemi uygulanarak çıkış sinyali spektrumu Şekil 10'da gösterilmiştir. Düzeltme, sinyalin sinyal-gürültü oranını 18.7 dB ila 44.3 dB artırır ve etkili bit, 3.11 bit ile 7.06 bit artar. Donanımın neden olduğu kanal uyuşmazlığı hatası düşük seviyede tutulur ve kontrol edilebilir.
Sistemin etkinliğini doğrulamak için, 0 ~ 250 MHz içindeki sinüs sinyali örneklendi ve dijital arka uç kanal uyuşmazlığı hata telafisi gerçekleştirildi. Sistem örneklemesinin performans parametreleri Tablo 1'de gösterilmektedir. Örnekleme sinyali frekansı arttıkça, sistem sinyal titremesinden, zaman gecikmesinden ve ADC yongasının kendisinin frekans özelliklerinden etkilenir SNR ve ENOB düşüş eğilimi gösterir, ancak hata kontrol edilebilir aralıkta kalır.
4. Sonuç
Bu makale, FPGA işleme serpiştirmeli örnekleme yeniden yapılandırması ve kanal uyumsuzluğu düzeltmesi için yüksek hızlı bir örnekleme sistemi tasarlamaktadır. Uyumsuzluk hatalarının dijital arka uç telafisi sayesinde, sistem performansı önemli ölçüde iyileştirilir. Sistem, 44,1 dB ortalama sinyal-gürültü oranı ve 7,03 bit etkili bit ile 1 GS / s örnekleme hızında kararlı bir şekilde çalışabilir. Sistem donanımının neden olduğu kanal uyuşmazlığı hatası etkin bir şekilde kontrol edilir ve dijital uyumsuzluk düzeltme telafi yöntemlerinin doğrulanması ve değerlendirilmesi için uygundur.
Referanslar
MANGANARO G, ROBERTSON D. ADC'lerin Araya Girmesi: Gizemleri Çözmek. Analog Diyalog, 2015, 49.
Zhang Shangliang, Zou Yuexian TIADC yüksek hızlı veri yakalama ve zaman uyuşmazlığı telafisinin FPGA uygulaması Veri Toplama ve İşleme, 2011 (5): 601-608.
Yi Min, Su Shujing, Ji Wei, vb FPGA'ya dayalı yüksek hızlı zaman alternatifli örnekleme sistemi Elektronik Teknoloji Uygulaması, 2015, 41 (1): 71-74.
Pian Yang, Su Shujing. Zaman değişimli örnekleme teknolojisine dayalı yüksek hızlı ve yüksek hassasiyetli ADC sistemi Elektronik Cihazlar, 2016, 39 (6): 1397-1401.
MEHTA N. Zaman aralıklı ADC'ler için örnekleme zamanı hatası kalibrasyonu Hollad: Delft University of Technology, 2013.
PEREIRA J M D, GIRAO P M B S, SERRA A M C. Serpiştirilmiş ADC sistemlerinin kazanç ve ofset hatalarını değerlendirmek ve telafi etmek için FFT tabanlı bir yöntem. Enstrümantasyon ve Ölçüm IEEE İşlemleri, 2004, 53 (2): 423-430.
LIU S J, XU X J, ZOU Y X. Spektra seyrekliğine dayalı kör zamanlama çarpıklığı tahmini ve zaman aralıklı ADC'ler için tüm faz FFT. IEEE Uluslararası Dijital Sinyal İşleme Konferansı. IEEE, 2015: 926-930.
Yin Yongsheng, Wu Jingsheng, Chen Hongmei, ve diğerleri.Referans enjeksiyon sinyali ile bir TIADC zaman uyuşmazlığı kalibrasyon algoritması.Elektronik Teknoloji Uygulaması, 2017, 43 (5): 44-47.
