"İyi Tasarım Kağıdı" Termal gürültü osilatörüne dayalı yüksek hızlı gerçek rastgele sayı tasarımı
Özet: Düşük frekanslı saatin gürültü kaynağı olarak termal gürültü dirençli bir osilatöre dayalı gerçek bir rastgele sayı üreteci analiz edildi ve tasarlandı. İki bağımsız çalışan yüksek frekanslı ve düşük frekanslı osilatör arasındaki göreceli ilişki, gürültü kaynağını örneklemek için kullanılır ve titreşimli düşük frekanslı osilatör, rastgele bir sayı dizisi oluşturmak için sabit periyotlu yüksek frekanslı osilatörü D flip-flopu aracılığıyla örneklemek için kullanılır. Devre SMIC 28 nm CMOS işlemi ile tasarlanmıştır ve düzen tasarımı ve bant çıkışı tamamlanmıştır.Simülasyon sonuçları termal gürültüye dayalı gerçek rasgele sayı üretecinin çıkış verim aralığının 1,8 12 Mb / sn olduğunu ve rastgele sayı çıktısının AIS31 gerçek rasgele sayıyı karşıladığını göstermektedir. Entropi kaynağı testi, devrenin toplam güç tüketiminin 0,388 mW olmasını gerektirir.
Çince alıntı biçimi: Wei Zikui, Fu Ling, Wang Xue, vd.Termal gürültü osilatörüne dayalı yüksek hızlı gerçek rastgele sayı tasarımı.Elektronik Teknolojinin Uygulanması, 2018, 44 (10): 29-31, 36.
İngilizce alıntı biçimi: Wei Zikui, Fu Ling, Wang Xue, vd.Termal gürültü osilatörüne dayalı yüksek hızlı gerçekten rastgele bir sayı üreteci.Elektronik Tekniğin Uygulanması, 2018, 44 (10): 29-31, 36.
0 Önsöz
Bilgi teknolojisinin hızla gelişmesiyle birlikte bilgi güvenliği giderek daha önemli hale geldi ve bilgi güvenliğini sağlamanın en iyi yolu kriptografidir. Kriptografi uygulamalarında, ister kriptografik bir algoritmada anahtarların üretilmesi, ister kriptografik bir protokolde belirli değişkenlerin rasgele başlatılması olsun, gerçek bir rastgele sayı kaynağı gereklidir. Gerçek rastgele sayılar, zamandaki bağımsızlık ve uzayda tekdüzelik, tekrarlanamazlık ve öngörülemezlik dahil olmak üzere istatistiksel olarak rastgeledir. Rastgele sayılar temel olarak kriptografik algoritma yardımcı işlemcilerindeki anahtarlarda, kimlik doğrulamada ve dijital imzalarda kullanılır.
Bu makale, geliştirilmiş bir gerçek rasgele sayı üreteci uygular Temel fikir, düşük frekanslı saatin yeterli titreşim ve rasgeleliğe sahip olduğu varsayımı altında, düşük frekanslı saat frekansını ve yüksek frekanslı saat frekansını artırmak ve gerçek rastgele sayıların çıkış hızını artırmaktır. Devre, genel güç tüketimini ve devrenin alanını azaltmak için optimize edilmiştir.
1 Genel devre yapısı
Gerçek rasgele sayı devresinin yapısı Şekil 1'de gösterilmektedir. İki bağımsız olarak çalışan yüksek ve düşük frekanslı osilatör arasındaki göreceli ilişki, gürültü kaynağını örneklemek için kullanılır ve titreşimli düşük frekanslı osilatör, yüksek frekansı sabit bir periyotta D flip-flop ile örneklemek için kullanılır. Rastgele bir sayı dizisi üreten osilatör. Gerçek devre tasarım sürecinde, yavaş osilatörün titreşim standart sapmasının yeterince büyük olması gerekir, bu da yavaş osilatörün saat frekansını arttırmayı zorlaştırır.Genel olarak, çıkış frekansı yaklaşık 1 MHz'dir ve bu, gerçek rastgele sayıların çıkışını ciddi şekilde etkileyecektir. Hız: Yüksek frekanslı saat frekansının çıkış frekansı aynı zamanda rasgele sayının çıkış hızını da etkileyecektir Genellikle, yavaş osilatörün titreşim standart sapmasının yüksek osilatör periyodunun 10 ila 20 katı arasında olması gerekir.
2 Düşük frekanslı saat tasarımı ve simülasyonu
2.1 Düşük frekanslı saatin teorik analizi
Düşük frekanslı saat, titreşimli yavaş bir osilatördür (clkslow) Devre Şekil 2'de gösterilmiştir.
Devre etkinleştirildikten sonra, ön gerilim devresi ön gerilim ve akım sağlamaya başlar. L_OUT yüksek olduğunda, şarj pompası, op amp'in pozitif terminal voltajını düşürmek için boşaltır ve çıkış voltajı düşer, düşük eşiğe -VTL ulaşır ve L_OUT düşük olur ve bunun tersi de geçerlidir. Op amp'in çıkış sinyali, histerez karşılaştırıcısının yüksek ve düşük eşikleri arasında ileri geri sallanan bir üçgen dalgadır; R1 ve R2 dirençlerindeki termal gürültü op amp tarafından yükseltilir ve üçgen dalga üzerine bindirilir ve L_OUT'un saat kenarı titremesi, normali karşılayan termal gürültü ile aynıdır. dağıtıldı.
Op amp tarafından çıkan üçgen dalga sinyal çıkışı Şekil 3'te gösterilmektedir. Şekilde S, op amp tarafından üçgen dalga çıktısının eğimidir ve Tclkslow yavaş saat sinyalinin periyodudur. Alabilirsiniz:
V (t), zamanla çıkış voltajının fonksiyonudur, Vn (t), türetilebilen direncin yükseltilmiş termal gürültüsüdür:
2.2 Negatif geri besleme işlemsel kuvvetlendiricinin tasarımı
(4) ve (5) denklemlerinden, E {Tclkslow} ve {Tclkslow} 'un ters orantılı olduğunu görebiliriz.Düşük frekanslı saatin periyodu artırılacaksa, düşük frekanslı saatin titreşim değeri azalacaktır. Düşük frekanslı saatin titreşim değeri, gürültü bant genişliği (Bw) ve termal gürültü direnci (R1, R2) ile de ilgilidir. Rastgele sayı çıkış frekansını hızlandırmak için, şarj ve deşarj akımı Icharge artırılmalı ve şarj pompası-toprak kapasitansı C azaltılmalıdır.Bu parametrelerin her ikisi de düşük frekanslı saatin titreşim değerini azaltacaktır. Düşük frekanslı saatin yeterli titreşim değerine sahip olması için formül (5) ve formül (7) 'ye göre gürültü bant genişliğinin ve termal gürültü direncinin artırılabileceğini görebiliriz. Gürültü bant genişliği, negatif geri besleme op amp ve alçak geçiren filtre bant genişliğinin -3 dB bant genişliği ile belirlenir.Şekil 2'de gösterildiği gibi, termal gürültü direnci R1 ve parazitik kapasitans C1, düşük geçişli bir filtre oluşturur.R1 direncinin değeri arttığında, parazitik Kapasitans arttıkça, alçak geçiren filtrenin bant genişliği küçülür, bu da daha küçük bir gürültü bant genişliğine neden olur Alçak geçiren filtrenin bant genişliği ayrıca yavaş osilatör döngü bant genişliğini de etkiler.
Yukarıdaki analizden ısıl gürültü direnci seçiminin çok önemli olduğu görülebilmektedir Direnç seçiminde yüksek dirençli poli direnç seçilmiştir ve direnç en küçük genişliktir. Direncin direnç değeri 500 k olduğunda, yerleşimin parazitik kapasitansını çıkararak C1 değeri yaklaşık 8 fF'dir.
Tablo 1, farklı direnç değerlerine sahip düşük frekanslı saatlerin titreşim değerlerini göstermektedir (saat çıkış frekansı 5 MHz'dir) Direnç büyük olduğunda, düşük geçişli filtrenin bant genişliği, düşük frekanslı saatin döngü bant genişliğini ciddi şekilde sınırlayacak ve rastgele sayıyı sınırlayacaktır. Çıkış frekansı için, termal gürültü direnci değeri 500 k, {Tclkslow} 15 ns ve alçak geçiren filtrenin bant genişliği 40 MHz'dir. Negatif geri besleme op amp ve histerez karşılaştırıcısının bant genişliği, alçak geçiren filtrenin bant genişliğine göre belirlenecek ve aşırı bant genişliği nedeniyle güç tüketimini boşa harcamayacaktır.
Bu makale, katlanmış bir kaskod yapısı op amp seçer, gerçek tasarımda op amp, tüp alanına giriş parazitik kapasitansı azaltmak için mümkün olduğu kadar azaltılır.
2.3 Düşük frekanslı saat simülasyonu
Bu makalede gerçek bir rasgele sayı üreteci tasarlarken, çıktı verim aralığı 1.8 12 Mb / s'dir ve çıkış aralığını ayarlamak için 3 bitlik bir kontrol kelimesi tanıtılmıştır.Düşük frekanslı saat çıkış frekansı aralığı 1.79 12.95 Mb / s'dir ve merkez frekans çıkış değeri 4.6 Mb / sn'dir.
Tablo 2, düşük frekanslı saatin çıkış frekansına karşılık gelen {Tclkslow} simülasyon sonuçlarını göstermektedir.Frekans ne kadar yüksekse, çıkış {Tclkslow} o kadar küçük ve yüksek frekanslı saatin frekansı o kadar yüksek gerekli olduğu tablodan görülebilir.
3 Yüksek frekanslı saat tasarımı ve simülasyonu
Gerçek rasgele sayı üretecinin anti-girişim yeteneğini ve çıktı dizisinin rasgele performansını geliştirmek için, hızlı saat osilatörünün periyodu, yavaş osilatörün titremesinin 1/20 ± 1 / 10'udur. Düşük frekanslı saat tasarımında, çıkış merkez frekansı 4.6 MHz olduğunda, {Tclkslow} değeri 15 ns, yüksek frekanslı saatin periyodu {Tclkslow} 'un 1 / 15'idir, hızlı saat osilatörünün periyodu 1 ns'dir ve saat frekansı 1 GHz'dir. Bu makaledeki yüksek frekanslı saatin devresi döngü osilatörünün yapısını benimser.PVT değiştiğinde çıkış yüksek frekanslı saatin görev döngüsünün% 50 olmasını sağlamak için halka osilatörün çıkış sinyalinin ikiye bölünmüş yüksek hızlı bir devreden geçmesi gerekir. İkiye bölme devresi, yüksek hızlı ikiye bölme devresi (TSPC) yapısını benimser.
Yüksek frekanslı saatin simülasyon sonuçları, saat frekansının merkez frekansının 1.07 GHz ve görev döngüsünün% 48.5 olduğunu göstermektedir.
4 Genel devre düzeni tasarımı ve simülasyonu
Bu yazıda tasarlanan gerçek rasgele sayı üreteci devresi SMIC 28 nm CMOS teknolojisini kullanır, çekirdek devre yerleşim alanı 0,025 mm2'den az ve genel güç tüketimi 0,388 mW'dir.Şekil 4 genel devrenin yerleşim tasarımını gösterir.
Bu makale, yüksek hızlı rastgele çıktı gerçekleştirmiş ve çıkış hızı 12 Mb / sn olduğunda yükseltilmiş gürültü ve gürültü dağılımını simüle etmiştir.Şekil 5'te gösterildiği gibi, çıkış gürültü dağılımının beyaz gürültü dağılımına uyduğu Şekil 5'ten görülebilmektedir. Şekil 5'deki titreşim değerinin normal dağılımı, düşük frekanslı saatin titreşim değerinin normal dağılıma uyduğunu ve standart sapmanın {Tclkslow} 6.7 ns olduğunu göstermektedir. Şekil 6, osilatöre dayalı gerçek rasgele sayı üretecinin tüm devresinin geçici simülasyon sonucudur.
Şekil 7, rasgele sayıların test sonuçlarını gösterir Gerçek rasgele sayı testi standardı AIS31'e dayalı olarak, gerçek rasgele sayı üretecinin gerçek tasarımı değerlendirilir. Deneysel sonuçlar, rastgele sayının AIS31'in test gereksinimlerini karşıladığını göstermektedir.
Tablo 3, bant çıktısının test sonuçları ile literatür araştırmasında atıfta bulunulan ilgili yabancı gerçek rasgele sayı üreticilerinin performans parametreleri arasındaki karşılaştırmadır.Bu makalenin sonuçları son satırdadır.
5. Sonuç
Bu yazıda, direnç termal gürültü osilatörüne dayanan gerçek bir rastgele sayı üreteci tasarlanmıştır Bu devre yapısı, çıktı bit akışının rasgele özelliklerini iyileştirmek için daha büyük bir dönem titreşiminin elde edilmesini sağlayabilir. Bu tasarımda, düşük frekanslı osilatörün çıkış hızı ile titreşim arasındaki ilişki tam olarak dikkate alınır ve son olarak osilatörün çıkış frekansı 12 MHz'e yakındır, çıkış gürültüsü beyaz gürültü dağılımına uygundur ve rastgelelik iyidir. Devre tasarımı temelinde, yerleşim tasarımı ve bant çıkışı tamamlanır. Simülasyon sonuçları, termal gürültüye dayalı gerçek rasgele sayı üretecinin çıktı veriminin 1,8 ila 12 Mb / sn arasında değiştiğini, rasgele sayı çıktı sonuçlarının AIS31 rastgelelik testini karşıladığını ve güç tüketiminin 0,388 mW olduğunu göstermektedir.
Diğer kağıtlarla karşılaştırıldığında, bu makalede tasarlanan rasgele sayı, hız ve güç tüketimi açısından büyük ölçüde geliştirilmiştir.Bilgi güvenliği, sayısal rasgele simülasyon, dijital sistemlerin yerleşik algılama performansı ve e-ticaret sistemleri alanlarında kullanılabilir.
Referanslar
Su Guiping, Lu Shuwang, Yang Zhu, ve diğerleri Bilgi güvenliğinde gerçek rasgele sayı üreticilerinin rastlantısallığının uygulanması Bilgisayar Mühendisliği, 2002, 28 (6): 114-115.
YANG Y. 200 Mbps gerçek rasgele sayı üretecinin uygulanması Pekin: Tsinghua Üniversitesi, 2013.
Xin Qian, Zeng Xiaoyang, Zhang Guoquan, ve diğerleri Direnç termal gürültüye dayalı gerçek bir rasgele sayı üretecinin tasarımı.Microelectronics and Computer, 2004, 21 (7): 143-146.
ULKUHAN GÜLER, ERGÜN S.A yüksek hızlı, tam dijital IC rasgele sayı üreteci. AEU-International Journal Electronics and Communications, 2012, 66 (2): 143-149.
YANG K, FICK D, HENRY MB, vd. 16.3 A 23 Mb / s 23 pJ / b, 28 nm ve 65 nm CMOS'ta tam olarak sentezlenmiş gerçek rastgele sayı üreteci. IEEE Uluslararası Katı Hal Devreleri Konferansı.IEEE, 2014: 280-281.
yazar bilgileri:
Wei Zikui 1, 2, Fu Ling 1, 2, Wang Xue 3, He Yang 1, 2, Jin Xin 1, 2, Tan Lang 1, 2,
Hu Yi 1, 2, Tang Xiaoke 1, 2, Zhang Haifeng 1, 2, Zhao Dongyan 1, 2
1. Beijing Zhixin Microelectronics Technology Co., Ltd., State Grid Corporation of China Power Chip Design and Analysis Laboratory, Beijing 100192;
2. Beijing Zhixin Microelectronics Technology Co., Ltd. Beijing Elektrik Gücü Yüksek Güvenilirlik Entegre Devre Tasarımı Mühendisliği Teknolojisi Araştırma Merkezi, Pekin 100192;
3. Eyalet Şebekesi Bilgi ve İletişim Şubesi Liaoning Electric Power Co., Ltd., Shenyang 110006, Liaoning, Çin;
