"Teknik Makale" Donanım Tasarımı ve Çok Fonksiyonlu Bellek Yongaları için Test Sisteminin Uygulanması
Özet: Elektronik teknolojinin hızla gelişmesiyle birlikte, daha fazla bellek türü vardır ve her bellek türü kendi benzersiz çalışma zamanlamasına sahiptir Bellek yongasının test verimliliğini artırmak için, çok işlevli bellek yongaları için bir test sistemi ortaya çıkmıştır. Bu makale, çok işlevli bellek yongaları için bir test sisteminin donanım tasarımını ve uygulamasını ve çeşitli veri genişliklerine (SRAM, MRAM, NOR FALSH, NAND FLASH, EEPROM, vb.) Sahip çeşitli bellek yongaları için ayrıntılı bağlantı devre tasarımını sunar. (NIOSII veriyoluna nasıl monte edilir), sonunda farklı veri bit genişliklerine sahip birden çok bellek için aynı platform test çözümünü çözdü ve her bir bağlantının donanım uygulama yöntemlerini ayrıntılı olarak tasarladı.
Giriş
Elektronik teknolojinin hızla gelişmesiyle birlikte, daha fazla bellek yongası türü vardır ve bunların çalışma yöntemleri tamamen farklıdır.Bu nedenle, bellek yongalarından birini test etmek için özel bir bellek yongası test cihazı olacaktır. Bu makalede tasarlanan çeşitli bellek yongası test sistemleri, SRAM, Nand FLASH, Nor FLASH, MRAM, EEPROM ve diğer bellek yongalarında işlevsel testler gerçekleştirebilir ve her tür 8 bit, 16 bit, 32 bit ve 40 bit ile uyumludur. Farklı genişliklere sahip veri yolları için, her ürün için ayrı bir test platformu tasarlanırsa, test operasyonunun karmaşıklığı tahmin edilebilir. Test adımlarını basitleştirmek, testin karmaşıklığını azaltmak, test verimliliğini artırmak ve test maliyetini düşürmek için, çok işlevli bir bellek yongası test sistemi, yukarıda belirtilen tüm bellek yongalarının aynı platformda rahat ve hızlı test edilmesini sağlamak için özel olarak tasarlanmıştır.
Tasarım prensibi
Çeşitli belleklerin yukarıda bahsedilen benzersiz okuma ve yazma zamanlama erişim özelliklerine göre, bu tasarım, FPGA'nın esnek programlama özellikleri aracılığıyla NIOSII harici veri yolu zamanlamasını uygun şekilde ayarlar ve son olarak, çeşitli bellek okuma ve yazma zamanlamalarına NIOSII tabanlı harici veri yolu erişiminin hassas çalışmasını gerçekleştirir. Şekil 2-1'de gösterildiği gibi. Tablo 1'de gösterildiği gibi, tüm bellek yongalarını FPGA aracılığıyla monte edebilen bir veri yolu arabirimi-ABUS'u özelleştirin. Ayrıca, test edilen çeşitli bağlı bellek yongaları aynı arabirim üzerinde otomatik olarak tanımlanabilirler, kategori giriş sinyali (CLAS) ile ayırt edilirler Her bellek yongası benzersiz bir işlem sırasına karşılık gelir. Aşağıda, birkaç bellek yongasının arabirim bağlantı modları ve sinyal açıklamaları yer almaktadır. Testi tamamlamak için ABUS veri yoluna benzer bir bağlantı yöntemiyle başka bellek yongaları da takılabilir.
Şekil 21 NIOSII veriyoluna monte edilmiş çeşitli bellek yongalarının bağlantısının şematik diyagramı
Tablo 1: ABUS arabirim sinyali açıklama tablosu
40 bit NAND FLASH bağlantı tasarımı
Şekil 2-2'de gösterildiği gibi, 40-bit NAND FLASH ve NIOSII, harici veri yolunun zamanlamasını tamamen NAND FLASH'ın çalışma zamanlamasına dönüştüren ABUS (FPGA) aracılığıyla köprülenir. 40-bit NAND FLASH yonga ürünü, birbirine eklenmiş beş bağımsız 8-bit NAND FLASH yongadan oluşur. 58-bit aygıtın harici IO portları 40-bit harici IO portlarına eklenir ve ilgili kontrol hatları (NCLE, NALE, NRE, NWE) bir grup kontrol hattı (NCLE, NALE, NRE, NWE) oluşturmak için birbirine bağlanır, Çip seçimi bağımsız olarak NCS0-NCS9'a türetilir ve meşgul sinyali bağımsız olarak R / B0-R / B9'a türetilir.
Tablo 2'de gösterildiği gibi, 40 bitlik NAND FLASH ve ABUS arasındaki bağlantı ilişkisinin ayrıntılarını verir.
Şekil 22 ABUS ve 40-bit NAND FLASH arayüz şeması
Tablo 2, 40 bit NAND FLASH arabirim bağlantı tablosu
NIOSII ile bağlantılı 8 bit NAND FLASH
8-bit NAND FLASH, birden çok 8-bit NAND FLSAH yongasının üst üste getirilmesiyle oluşturulur ve her yonganın harici veri yolu ve kontrol hatları (NALE, CLE, NEW, NRE) çoklanır. Sırasıyla her bir çipin çip seçme ve meşgul sinyali NCS0-NCS9, NRB0-NRB9'u çıkarın. Büyük kapasiteli 8-bit NAND FLASH bellek modülünü doğru şekilde çalıştırmak için NIOSII veriyolu okuma ve yazma zamanlamasını değiştirmek için FPGA mantığını kullanabilirsiniz. NIOSII'nin ABUS'a ve ABUS'un 8 bit NAND FLASH'a bağlantısını anlayın. Şekil 2-3'te gösterildiği gibi.
Tablo 3, 8-bit NAND FLASH ve ABUS arasındaki bağlantı ilişkisini detaylandırmaktadır.
Şekil 23 ABUS ve 8 bit büyük kapasiteli NAND FALSH bağlantısı
Tablo 3, 8 bit NAND FLASH arabirim bağlantı tablosu
NIOSII ile bağlantılı 40 bit SRAM
40-bit SRM modülü, doğru zamanlama okuma ve yazma işlemleri elde etmek için ABUS üzerinden NIOSII'ye bağlanır. Test ederken, bir seferde yalnızca 8 basamak test edilir ve tüm alanlar 5 kez test edilir. Şekil 2-4'te gösterildiği gibi. Tablo 4, ayrıntılı bir sinyal bağlantısı açıklamasıdır.
Şekil 24 ABUS ve 40 bit SRAM arasındaki bağlantı
Tablo 4, 40 bit SRAM arabirim bağlantı tablosu
8 bit SRAM ve NIOSII bağlantısı
8-bit SRM modülü ve NIOSII, doğru zamanlama okuma ve yazma işlemleri elde etmek için ABUS (FPGA) üzerinden bağlanır. Şekil 2-5'te gösterildiği gibi. Tablo 5, sinyal bağlantı açıklamasıdır.
Şekil 25 ABUS ve 8 bit SRAM bağlantısı
Tablo 5, 8 bit SRAM arabirim bağlantı tablosu
Donanım devre tasarımı
NAND FLASH'ı test ederken, test süresi on saat kadar uzundur. Test verimliliğini artırmak ve test hızını artırmak için, bu tasarım iki özdeş ve bağımsız donanım sistemini benimser. Aynı anda en fazla 2 NAND FLASH cihazını test edebilir. Her donanım sistemi bir mikroişlemci (NIOSII) artı büyük kapasiteli bir FPGA ve bir bellek testi genişletme arayüzü (yani ABUS arayüzü) üç modülden oluşur. Şekil 3-1'de gösterildiği gibi. RS232 iletişim arayüzü, test sistemi ile ana bilgisayar arasındaki veri alışverişini gerçekleştirir ve insan-makine etkileşimli işlemini tamamlar. Güç sistemi, her bir çipin güç kaynağını karşılamak için çeşitli uygun voltajlar üretir.
Şekil 31 Donanım blok şeması
İşlemci modülü devresi
İşlemci modülü devresi, FPGA'ya gömülü NIOSII yumuşak çekirdekten (CPU), iki RS232 iletişimi, bir FLASH çekirdeği ve bir SRAM yongasından oluşur. CPU, çeşitli bellek yongalarının testlerini okumak ve yazmaktan ve insan-bilgisayar etkileşimini gerçekleştirmek için üst bilgisayarla iletişim kurmaktan sorumlu, tüm sistemin çekirdek yöneticisidir. İletişim, RS232 devrelerinden biri tarafından tamamlanır ve diğer RS232 devresi, sistem hata ayıklama ve yazılım iyileştirme için kullanılır. FLASH yongası, program kodlarını ve önemli verileri depolamak için kullanılır. SRAM yongası, CPU'ya güç verildikten sonra FLASH programını CPU üzerinden yükler ve son olarak CPU'nun program kodu için hızlı çalışan bir ortam sağlar.
FPGA tabanlı ABUS arayüz modülü
ABUS arayüz modülü, FPGA yongası, yapılandırma FLASH ve veri depolama EEPROM yongasından oluşur. ABUS, NIOSII'nin harici veriyolu ile çeşitli bellek modülleri arasındaki arabirimi kenetlemeyi gerçekleştirmelidir.Her belirli belleğin belirli bir sıralı mantığı vardır ve her bir sıralı mantık, FPGA donanım kodu (IP çekirdeği) ile gerçekleştirilebilir. Her bellek modülü, test sırasında ABUS arayüzüne sabit bir kategori sinyali CLAS verecektir ABUS arayüzü, bu kategori sinyaline göre çeşitli SIP bellek modüllerini tanır ve son olarak, NIOSII'yi harici veri yolu üzerinden tamamlamak için belirli ürüne karşılık gelen doğru zamanlama mantığını değiştirir. Hafıza yongası testini okumak ve yazmak için gelin. Ayrıca, FLASH'ı FPGA donanım programı yükleme işini gerçekleştirmek ve FPGA açıldığında veri korumasını kapatmak için yapılandırın. EEPROM, bazı önemli sistem parametrelerini saklamak için kullanılır.
SIP bellek testi genişletme arayüzü
Hafıza testi genişletme arayüzü, donanımdaki iki sıra çift sıra koltuktan oluşur. Toplamda 120 pin bulunmaktadır. ABUS arayüzü, test genişletme arayüzüne bağlanır: 40 pin çift yönlü veri veya I / O hatlarına bağlanır, 8 pin 8 sinyal giriş kontrol hattına bağlanır ve 16 pin 16 çip seçme sinyal çıkış hattına bağlanır 5 pin 5 kategori giriş sinyaline, 16 pin 16 durum giriş sinyal hattına ve 27 pin 27 adres hattına bağlanmıştır. Diğer pinler güç ve toprağa ve sinyal göstergelerine atanabilir.
ABUS Arayüzü IP Çekirdeğinin Tasarımı
Her bir SIP bellek türü, doğru zamanlama okuma ve yazma işlemleri elde etmek için belirli bir ABUS arabirimi IP çekirdeğine karşılık gelir. Bu IP çekirdeği, iki sabit arabirimden oluşan birleşik bir arabirim sözleşmesine sahiptir Harici veri yolu arabirimi NIOSII'ye bağlanır.İşlemi NIOSII'nin harici veri yolu zamanlama özelliğine göre gerçekleştirilir.Diğer arabirim yukarıda belirtilmiştir. Karşılık gelen CLAS sinyali geçerli olduğunda, ABUS arayüzü, NIOSII'nin harici veriyolunun okuma ve yazma zamanlamasını karşılık gelen bellek yongasının zamanlamasına dönüştürmekten sorumludur. IP çekirdeğinin görevi, bu okuma ve yazma işlemlerinin dönüştürülmesini tamamlamaktır. Tablo 5, çeşitli SIP hafızalarına karşılık gelen CLAS numarasının giriş değeridir.Arabirim adaptör kartını tasarlarken, bu değere göre ayarlanmalıdır ve ABUS doğru okuma ve yazma sırasına geçecektir.
Yedi bitlik kategori gösterge sinyalinin anlamı: T_XX_WW_CC, T, yüksek ve düşük test için 1 ve oda sıcaklığında fonksiyon testi için 0'dır. XX, bellek türünü, WW veri yolu genişliğini ve CC, kapasite türünü temsil eder.
Tablo 5 Çeşitli SIP hafızalarına karşılık gelen CLAS sinyal değerleri
8-bit SRAM / MRAM / NOR FLASH arayüz IP çekirdeği tasarımı
Şekil 4-1'de gösterildiği gibi, SRAM, MRAM ve NOR FLASH'ın arayüz işlemleri temelde aynıdır ve NIOSII'nin veri yolu zamanlaması tamamen karşılanmıştır. Bu nedenle, karşılık gelen kontrol hattını ve veri hattını FPGA içinde basitçe bağlamak yeterlidir, ancak bellek yongasının 16 yonga seçimini ayırt etmek için yalnızca bir yonga seçim yazmacının tasarlanması gerekir. Her çip seçiminin ziyaret edebileceği alan 128 MByte'dır. Çip seçme yazmacının adresi (temel adres + 0x0FFFFFFC) ve temel adres, NIOSII harici veriyolunun en yüksek adres bitinde ayarlanır.
Şekil 418 bit SRAM / MRAM / NOR FLASH arabirim IP'si
16 bit SRAM / MRAM / NOR FLASH arabirimi IP çekirdek tasarımı
Şekil 4-2'de gösterildiği gibi, SRAM, MRAM ve NOR FLASH'ın arayüz işlemleri temelde aynıdır ve NIOSII'nin veri yolu zamanlaması tamamen karşılanmıştır. Bu nedenle, karşılık gelen kontrol hattını ve veri hattını FPGA içinde basitçe bağlamak yeterlidir, ancak SIP'nin 16 çip seçimini ayırt etmek için yalnızca bir çip seçme kaydı tasarlamanız gerekir. Her çip seçiminin ziyaret edebileceği alan 128 MByte'dır. Çip seçme yazmacının adresi (temel adres + 0x0FFFFFFC) ve temel adres, NIOSII harici veriyolunun en yüksek adres bitinde ayarlanır.
Şekil 4216 bit SRAM / MRAM / NOR FLASH arabirim IP'si
32 bit SRAM / MRAM / NOR FLASH arabirimi IP çekirdek tasarımı
Şekil 4-3'te gösterildiği gibi, SRAM, MRAM ve NOR FLASH'ın arayüz işlemleri temelde aynıdır ve NIOSII'nin veri yolu zamanlaması tamamen karşılanmıştır. Bu nedenle, karşılık gelen kontrol hattını ve veri hattını FPGA içinde basitçe bağlamak yeterlidir, ancak SIP'nin 16 çip seçimini ayırt etmek için yalnızca bir çip seçme kaydı tasarlamanız gerekir. Her çip seçiminin ziyaret edebileceği alan 128 MByte'dır. Çip seçme yazmacının adresi (temel adres + 0x0FFFFFFC) ve taban, NIOSII harici veriyolunun en yüksek adres bitinde ayarlanır.
Şekil 4332 bit SRAM / MRAM / NOR FLASH arabirim IP'si
40-bit SRAM / MRAM / NOR FLASH arayüzü IP çekirdek tasarımı
Şekil 4-4'te gösterildiği gibi, 40 bitlik veri genişliği biraz özeldir. Burada 40 bitlik veriyi beş adet 8 bitlik alana böleriz ve her alana ayrı ayrı erişmek için 8 bitlik bir veri yolu kullanırız. IP çekirdeğindeki bit seçimi yazmacı, 8 bit veri yolunu 40 bit veri yoluna geçirmek için kullanılan beş alandan biridir. Çip seçim kaydının adresi (temel adres + 0x0FFFFFFC) ve bit seçim kaydının adresi (temel adres + 0x0FFFFFF8). Bellek SRAM / MRAM / NOR FLASH modülü, 128M × 40 bit × 16 dilimlerden en fazla test edilebilir.
Şekil 4440 bit SRAM / MRAM / NOR FLASH arabirim IP'si
ABUS arabirimi 8 bit NAND FLASH'ın IP tasarımı
Şekil 4-5'te gösterildiği gibi, çip seçme kaydını yazarak modülün 16 çip seçiminden birini seçin. Adresinin (temel adres + 0x0FFFFFFC) olduğunu kabul ediyoruz. Durum yazmacının okunması 16 NAND FLASH yongasının meşgul sinyalini döndürür ve adresi (temel adres + 0x0FFFFFF8) şeklindedir. Adrese veri yazmak (temel adres + 0x00), NAND FLASH veri yazmacına bir yazma işlemidir. Verinin adres (temel adres + 0x00) ünitesine okunması, NAND FLASH veri kaydının okuma işlemidir. Adrese veri yazmak (temel adres + 0x01), NAND FLASH komut kaydına bir yazma işlemidir. Adrese veri yazmak (temel adres + 0x02), NAND FLASH adres yazmacına bir yazma işlemidir.
Şekil 45 ABUS arayüzü 8 bit NAND FLASH'ın IP çekirdek tasarım diyagramı
16 bit NAND FLASH'ın ABUS arabirimi IP tasarımı
16 bit NAND FLASH bellek yongaları çeşitli kombinasyonlara sahip olabilir, birden çok 16 bit NAND FLASH kombinasyonu kullanabilir, ayrıca birden fazla 8 bit NAND FLASH kombinasyonu da kullanabilirsiniz. Burada 16 bitlik SIP NAND FLASH ürününün çoklu 16 bit NAND FLASH'dan oluştuğunu ve aşağıdaki IP çekirdeğinin yapısına göre tasarlandığını varsayıyoruz.
Şekil 4-6'da gösterildiği gibi, çip seçme kaydını yazarak modülün 16 çip seçiminden birini seçin. Adresinin (temel adres + 0x0FFFFFFC) olduğunu kabul ediyoruz. Durum yazmacının okunması 16 NAND FLASH yongasının meşgul sinyalini döndürür ve adresi (temel adres + 0x0FFFFFF8) şeklindedir. Adrese veri yazmak (temel adres + 0x00), NAND FLASH veri yazmacına bir yazma işlemidir. Verinin adres (temel adres + 0x00) ünitesine okunması, NAND FLASH veri kaydının okuma işlemidir. Adrese veri yazmak (temel adres + 0x01), NAND FLASH komut kaydına bir yazma işlemidir. Adrese veri yazmak (temel adres + 0x02), NAND FLASH adres yazmacına bir yazma işlemidir.
Şekil 46 ABUS arayüzü 16 bit NAND FLASH'ın IP çekirdek tasarım diyagramı
Doğrulama ve özet
Yazılı FPGA programını yazdıktan ve C kodunu FLASH'a yazdıktan sonra, kapatıldıktan sonra FPGA'yı yeniden yapılandırın, seri bağlantı noktasının çıkışı ayarlanan tüm bellek yongalarını normal olarak tanımlayabilir ve doğru okuma ve yazma işlevi testleri gerçekleştirebilir. Tasarım amacına ulaştı.
Bu makale, çeşitli bellek yongası test sistemlerinin düşük maliyetli, basit ve esnek bir donanım tasarımını tanıtır ve elde etmek için FPGA, FLASH, SDRAM, RS232 devrelerini kullanır. Bu şemayı benimseyerek kullanıcılar, pazar talebine göre test sisteminin işlevlerini esnek bir şekilde artırabilir ve daha fazla bellek yongası testi gerçekleştirebilir.
Referanslar:
[1] K9F4G08U0B 512M x 8 Bit / 1G x 8 Bit NAND Flash Bellek veri sayfası, 30 Mayıs 2008
[2] Avalon Arayüz Özellikleri, Sürüm 1.3, Ağustos 2010
3 R1RP0416D Serisi 4M Yüksek Hızlı SRAM veri sayfası, Rev. 1.00, Mar.12.2004
[4] HN58V1001 Serisi 1M EEPROM veri sayfası, Rev.7.0, Ekim 31.1997
[5] MR0A08B 128K x 8 MRAM Bellek veri sayfası, Rev. 2, 6/2009
[6] S29JL064H 64 Megabit (8 M x 8-Bit / 4 M x 16-Bit) veri sayfası, Revizyon A, 26 Mart 2004
