Üçlü metin işlemine dayalı karbon nano alan etkili transistör SRAM tasarımı
Özet: Metin aritmetik devre ve üçlü bellek ilkesinin analizine dayanarak, Karbon Nanotüp Alan Etkili Transistörün (CNFET) özellikleriyle birlikte, üçlü metin devresine dayanan bir karbon nanotüp alan etkili transistör SRAM tasarım şeması önerilmiştir. Program ilk önce üçlü metin aritmetik doğruluk tablosunu ve bir metin aritmetik devresini tasarlamak için sinyal teorisini değiştirir; daha sonra üçlü SRAM işlevini gerçekleştirmek için metin 0, metin 1 ve metin 2 aritmetik olmayan devreleri kullanır ve üç değerli yazımı azaltmak için geri bildirim döngüsünü kontrol etmek için iletim geçidini kullanır. İşlemin dinamik güç tüketimi; son deney, tasarlanan devre mantık fonksiyonunun doğru olduğunu ve geleneksel çapraz bağlı SRAM ile karşılaştırıldığında yazma hızının% 49,2 oranında arttığını doğruladı.
TN495
Bir
10.16157 / j.issn.0258-7998.172984
Çince alıntı biçimi: Kang Yaopeng, Wang Pengjun, Li Gang ve diğerleri.Üçlü metin işlemine dayalı karbon nanofield etkili transistör SRAM tasarımı.Elektronik Teknoloji Uygulaması, 2018, 44 (3): 7-10.
İngilizce alıntı biçimi: Kang Yaopeng, Wang Pengjun, Li Gang ve diğerleri.Ternary literal devresine dayalı CNFET ile SRAM tasarımı.Elektronik Tekniğin Uygulanması, 2018, 44 (3): 7-10.
0 Önsöz
CMOS teknolojisi nano ölçekli sürece girerken, Metal Oksit Yarı İletken Alan Etkili Transistör (MOSFET) sürekli olarak fiziksel sınırlarına (kısa kanal etkisi gibi) yaklaşıyor ve çipin entegrasyonu ve güç tüketimi aşırı uçlarla karşı karşıya. Büyük meydan okuma. Yüksek bilgi yoğunluklu entegre devrelerin temel teorik temeli olan çok değerli mantık, bu soruna yeni bir çözüm sağlar. İkili mantık, geleneksel dijital devrelerde en yaygın kullanılanıdır.İkili mantık daha az bilgi taşır ve geniş bir kablolama alanına sahiptir.Arabağlantı hatlarının neden olduğu gecikme, toplam gecikmenin% 60'ından fazlasını oluşturur. İki değerli mantıkla karşılaştırıldığında, üç değerli mantık devreleri kapıların sayısını ve sinyal hatlarının sayısını azaltabilir.Bu nedenle, üç değerli mantık devrelerinin kullanılması yonga karmaşıklığını etkili bir şekilde azaltabilir ve performansı artırabilir.
Üçlü belleğin depolama bilgisi hacmi yüksektir Aynı sayıda SRAM hücresi için, üçlü değerin depolama bilgisi hacmi, ikili değerin yaklaşık 1.585 katıdır Bu nedenle, aynı kapasitede bellek tasarlanırken, bellek hücrelerinin ve ara bağlantı hatlarının sayısı daha azdır. Bununla birlikte, nano ölçekli süreç altında MOSFET'in kısa kanal etkisi ve değiştirilmesi zor eşik voltajı nedeniyle, geleneksel CMOS işleminin basit bir yapıya ve üstün performansa sahip bir bellek tasarlaması zordur.
Karbon Nanotüp (CNT) kendine has yapısı ve üstün fiziksel özellikleri nedeniyle çeşitli alanlara uygulanmıştır.Bunlardan Karbon Nanotüp Alan Etkili Transistör (CNFET) Entegre devre tasarımı alanı, yakın balistik iletim ve son derece düşük kesme akımı gibi birçok mükemmel özelliğe sahiptir, bu nedenle entegre devre tasarımında ana cihaz olarak MOSFET'in yerini alması beklenmektedir. Ek olarak, CNFET'in eşik voltajı, çok değerli mantık devreleri tasarlamak için çok uygun olan CNT'nin boyutu ayarlanarak değiştirilebilir. Bunun ışığında, bu makale ilk olarak üç değerli bir arabellek tasarlamak için çok değerli mantık teorisi ve metin hesaplamaları kullanır; daha sonra üç değerli bir SRAM devresi oluşturmak için üç değerli arabelleği kullanır; son olarak, önerilen SRAM devresinin bilgisayar simülasyonu ve performansının analizi.
1 Üçlü metin işlem devresi
Üçlü edebi işlemler, üçlü cebirdeki temel işlemlerdir ve 0, 1 ve 2'nin üç durumunu ayırt etme işlevine sahiptir. Üçlü cebirdeki değişmezler - ve - veya üç temel işlem ikili cebirde olmayana indirgenebilir. Ve-veya temel işlem, teorik birliği sağlamak için, bu nedenle üçlü metin işlem devresi, üçlü mantığın temel birim devresidir. Üçlü literal işlemin tanımı formül (1) 'de gösterilmektedir ve doğruluk tablosu tablo 1'de gösterilmektedir.
Bunlar arasında 0x0 kelime 0 işlemi, 1x1 kelime 1 işlemi ve 2x2 kelime 2 işlemidir. Karakter 0 ve karakter 2 aritmetik devreleri ortak karakter aritmetik devreleridir ve karakter 1 aritmetik devresi genellikle üç karakter işlemi arasındaki karşılıklı dışlayıcı ve tamamlayıcı kısıtlama ilişkisinden türetilir ve karakter 0 ve karakter 2 işlemsiz devreler ile elde edilir. Metin 0 ve metin 2'nin aritmetik olmayan devresinin yapısı Şekil 1'de gösterilmektedir ve metin 1 aritmetik devresinin ifadesi denklem (2) 'de gösterilmiştir.
Yukarıdaki formülden, kelime 1 devresinin iki kelimelik 0 devresine, bir kelime 2 devre dışı ve bir ikili AND geçidine ihtiyaç duyduğu görülebilir, bu nedenle devre yapısı karmaşıktır. Tablo 1'in analizi ile birleştirilen anahtar sinyali teorisini kullanarak, metin 1 devre anahtar seviyesi ifadesinin daha basit bir yapısı elde edilebilir:
2 Üçlü SRAM devresi
Geleneksel SRAM'ın depolanması, çapraz bağlanmış invertörler tarafından gerçekleştirilir ve verilerin yazılması ve okunması, okuma-yazma kontrol tüpü tarafından kontrol edilir. Bu yazıda, SRAM'ın temel depolama birimi olarak üçlü tamponun kullanılması, DC yolunun oluşmasını önleyebilir.
2.1 Üç değerli tampon tasarımı
CNFET tabanlı üçlü bir arabellek tasarlamak için karakter 0, karakter 1 ve karakter 2 aritmetik olmayan devre kullanın ve anahtar düzeyindeki ifadesi denklem (4) 'te gösterilmiştir.
Üç değerli tampon yapısı, Şekil 3'te gösterildiği gibi metin işlem devresi ile birleştirilen formül (4) ile elde edilebilir. Çalışma süreci şu şekildedir: x = 0, P1, P2, P4 açıldığında, N1, N2 ve N4 kapatıldığında, A ve B düğümlerinin her ikisi de yüksek seviyededir, N3, N6 açılır, P3, P5 kapatılır ve C düğümü Düşük seviyede, N5 bağlantısı kesilir.Bu anda, xre N6 üzerinden toprağa bağlanır, bu nedenle xre = 0; x = 1 olduğunda, N1, P4, P2 açıkken, P1, N2 ve N4 kapalı ve düğüm A düşüktür. Seviye, B düğümü yüksek, N3, N6 ve P5 bağlantısı kesilmiş, P3 açık, C düğümü yüksek ve N5 açık. Şu anda xre, VDD / 2 ile N5'e bağlanır, bu nedenle xre = 1; x = 2, N1, N2, N4 açık, P1, P2, P4 kapalı, A ve B düşük, N3, N6 kapalı, P3, P5 açık, C düğümü düşük, N5 Bağlantıyı kesin, şu anda xre P5 aracılığıyla VDD'ye bağlanır, yani xre = 2.
2.2 Üçlü SRAM devre tasarımı
Bellek hücresinin tasarımının, veri yazma hattı WBL üzerindeki voltajın, depolama düğümünün verilerini yenileyebildiğini ve depolama düğümündeki verilerin voltajını değiştirmek için veri okuma hattı RBL'yi şarj edip boşaltabileceğini karşılaması gerekir. Şekil 3'te gösterilen üçlü tamponun giriş ve çıkış terminallerini, geri besleme döngüsünü kontrol etmek için bir iletim geçidine bağlayın ve Şekil 4'te gösterildiği gibi bir CNFET tabanlı üçlü SRAM devresi elde etmek için okuma-yazma iletim geçidini birleştirin. Bunlar arasında P1, P3, P8'in eşik voltajı -0.557 V, P5'in eşik voltajı -0.427 V, P2, P4, P6, P7'nin eşik voltajı -0.293 V ve N2, N3, N4, N9'un eşik voltajı 0,557 V, N5 ve N6'nın eşik voltajları 0,427 V ve N1, N7 ve N8'in eşik voltajları 0,293 V'dir. Üçlü SRAM'ın çalışma süreci üç aşamaya ayrılmıştır: veri yazma, veri okuma ve veri saklama.
2.3 Yazma / okuma işlemi
Tasarlanan üç değerli SRAM devresinin çalışma süreci şu şekildedir: veri yazılırken WL ve RLB mantıksal değerler "2", WLB ve RL mantıksal değerler "0", P6 ve N7 açık, P8, P9, N7 ve N8 kapalıdır. Açık, WBL QR düğümüne bağlanır ve QR üzerindeki veriler WBL verileriyle tutarlıdır. Bu sırada geri bildirim döngüsü kesilir. WBL mantıksal değeri "0" olduğunda, P1, P2 ve N3 açık, A = B = 2, C = 0, N6 açılır, P5 ve N5 bağlantısı kesilir, Q düğümü, mantık değeri "0" olan N6 aracılığıyla düşük seviyeye boşaltılır; WBL "1" mantık değeri olduğunda, N1, P2, N3 açılır, B = C = 2, A = 0, N5 açılır, P5 ve N6'nın bağlantısı kesilir ve Q düğümü, "1" mantıksal değeri olan N5 aracılığıyla ara seviyeye yüklenir; WBL "2" mantıksal değer olduğunda, N1, N2, P3 ve P4 açılır, A = B = 0, C = 2, P5 açılır, N5, N6 kapatılır ve Q düğümü P5 aracılığıyla yüksek bir seviyeye, yani mantıksal değer "2" ile yüklenir. Veri yazma işleminin simülasyon dalga formu Şekil 5'te gösterilmektedir.
Veri okunduğunda, WL ve RLB mantıksal değerleridir "0", WLB ve RL mantıksal değerleridir "2", P7, P8, N8, N9 açılır, P6, N7 kapatılır, geri besleme döngüsü açılır ve değerler SRAM'de tutulur Veriler, P8 ve N9 tarafından oluşturulan iletim geçidi aracılığıyla veri okuma hattı RBL'ye okunur ve okuma işleminin simülasyon dalga formu Şekil 6'da gösterilir.
Veriler saklandığında, WL ve RL mantıksal değerleridir "0", WLB ve RLB mantıksal değerleridir "2", P7, N8 açılır, P6, N7, P8, N9 bağlantısı kesilir, bu sırada geri besleme döngüsü açılır, düğüm QR ve Q düğümü, P7 ve N8 tarafından oluşturulan iletim geçidi ile bağlanır: eğer saklanan veri mantıksal değer "0" ise, o zaman P1, P2, P4, N3, N6 açılır ve kalan tüplerin bağlantısı kesilir, böylece dahili olarak depolanan veriler mantıkta kalır Değer "0"; saklanan veriler mantıksal değer "1" ise, P2, P3, P4, N1, N5 açılır ve kalan tüplerin bağlantısı kesilir, böylece dahili olarak depolanan veriler "1" mantıksal değerinde kalır; saklanan veriler ise Veri mantıksal değer "2" ise, o zaman P3, P5, N1, N2 ve N4 açılır ve kalan tüplerin bağlantısı kesilir, böylece dahili olarak depolanan veriler mantıksal değer "2" de kalır.
3 Deneysel sonuçlar ve analiz
Önerilen üç değerli SRAM devresi HSPICE tarafından simüle edilmiştir ve işlem kitaplığı Stanford Üniversitesi 32 nm CNFET standart model kitaplığını kullanır ve standart çalışma voltajı 0,9 V'tur. "0", "1" ve "2" mantıksal değerlerine karşılık gelen voltajlar sırasıyla 0 V, 0,45 V ve 0,9 V'dir.
Literatürde, literatürde ve bu metinde önerilen üç değerli SRAM devresinin gecikme ve statik güç tüketimi analiz edilerek sonuçlar Tablo 2'de gösterilmiştir. Tablo 2'den, literatür ile karşılaştırıldığında, önerilen üç değerli SRAM devresinin yazma gecikmesinde ortalama% 49,2, güç tüketiminde ortalama% 97,4 azalmaya sahip olduğu; literatüre kıyasla, yazma gecikmesinde ortalama% 85,4 azalma ve okuma gecikmesi olduğu görülmektedir. Ortalama azalma% 93,1'dir ve ortalama güç tüketimi% 98,9 oranında azalır. Güç tüketimindeki azalma, literatürdeki mantık değeri "1" in aynı büyüklükteki iki P-tipi CNFET ve N-tipi CNFET'in bölünmesiyle üretilmesi ve sürdürülmesinden kaynaklanmaktadır.Bu sırada VDD ile toprak arasında akım olacaktır; Mantıksal değer "1", normalde açık olan N tipi CNFET tarafından elde edilir, bu nedenle SRAM devresi "2" veya "0" mantıksal değerini koruduğunda, VDD / 2 ile VDD veya toprak arasında bir yol oluşur ve bu da daha büyük bir kısa devre ile sonuçlanır. Bu makalede önerilen üç değerli SRAM devresi, farklı mantık değerlerini korurken farklı dallar yürütür, bu nedenle VDD, VDD / 2 ve topraklama arasında yol yoktur, böylece güç tüketimini azaltır.
4. Sonuç
Bu makale, üçlü metin işlemlerine dayalı bir karbon nano alan etkili transistör SRAM devresi önermektedir. Geleneksel bellek hücresi devre yapısından farklı olarak önerilen SRAM devresi, temel bellek devresi olarak üçlü bir tampon kullanır ve SRAM devresinin yazma hızını artırmak için iletim kapısı izolasyon teknolojisini kullanır.Aynı zamanda, DC yolunu ortadan kaldırmak ve devre güç tüketimini azaltmak için bağımsız bir güç kaynağı kullanılır. . Bilgisayar doğrulama sonuçları, önerilen üçlü SRAM devresinin yüksek hız ve düşük güç tüketimi özelliklerine sahip olduğunu göstermektedir.
Referanslar
WANG P J, LI K P, ZHANG H H. PMGA ve üçlü FPRM devresi için alan ve güç optimizasyonundaki uygulaması Journal of Semiconductors, 2016, 37 (1): 015007.
LIN S, KIM Y B, LOMBARDI F. Dual-chirality seçimi ile CNTFET tabanlı bir SRAM hücresinin tasarımı.IEEE İşlemleri Nanoteknoloji, 2010, 9 (1): 30-37.
Zheng Xuesong. Adyabatik domino mantığına dayalı çok değerli sıralı devreler üzerine araştırma. Ningbo: Ningbo Üniversitesi, 2014.
Dong Chen. VLSI küresel kablolama stratejisinin parçacık sürüsü optimizasyonu Wuhan: Wuhan Üniversitesi, 2011.
LIN S, KIM B, LOMBARDI F. CNTFET'leri kullanarak üçlü bellek hücresinin tasarımı.IEEE İşlemleri Nanoteknoloji, 2012, 11 (5): 1019-1025.
KAMAR Z, NEPAL K. Gürültü marjı optimize edilmiş üçlü CMOS SRAM gecikme ve boyutlandırma karakteristikleri, Midwest Symposium on Circuits and Systems, 2010, 12 (8): 801-804.
MUROTIYA S L, GUPTA A. CNTFET'leri kullanarak üçlü tam toplayıcının yeni tasarımı.Arabian Journal for Science and Engineering, 2014, 39 (11): 7839-7846.
Wu Xunwei.Çok Değerli Mantık Devre Tasarımının İlkeleri. Hangzhou: Hangzhou University Press, 1994.
Yang Qiankun, Wang Pengjun, Zheng Xuesong.Üç değerli adyabatik domino metin işlem devresinin anahtar seviyesinde tasarımı.Yeni Enerji İlerlemesi, 2012, 17 (4): 36-40.
Stanford Nanoelectronics Lab.Stanford CNFET modeli ve Schottky bariyer CNFET modeli..http: //nano.stanford.edu/model.php? İd = 23.
GHANATGHESTANI M M, PEDRAM H, GHAVAMI B.Karbon nanotüp alan etkili transistöre dayalı düşük Bekleme gücü ve yüksek Hızlı üçlü bellek hücresinin tasarımı. Journal of Computational and Theoretical Nanoscience, 2015, 12 (12): 5457-5462.
SRINIVASAN P, BHAT AS, MEROTIYA S L, et al. Düşük transistörlü üçlü CNTFET SRAM hücresinin tasarım ve performans değerlendirmesi.Elektronik Tasarım, Bilgisayar Ağları ve Otomatik Doğrulama Uluslararası Konferansı. IEEE, 2015: 38-43.
yazar bilgileri:
Kang Yaopeng, Wang Pengjun, Li Gang, Zhang Yuejun
(Devreler ve Sistemler Enstitüsü, Ningbo Üniversitesi, Ningbo 315211, Çin)
