Doğrusal geri besleme-AET'ye dayalı çok modlu hibrit yeniden yapılandırılabilir PUF devre tasarımı
0 Önsöz
Fiziksel klonlanamayan fonksiyon devresi, özel devreler aracılığıyla rastgele diziler oluşturmak için entegre devre imalatındaki rastgele işlem sapmalarını kullanır. Üretim sürecindeki süreç sapmasının kontrol edilemeyen özellikleri nedeniyle, aynı devre yapısına ve çalışma ortamına sahip PUF devreleri, farklı yongalarda farklı yanıtlara sahiptir. PUF devrelerinin benzersiz doğası gereği, araştırmacıların büyük ilgisini çeken devre güvenliği ve sahteciliğin önlenmesi alanlarındaki uygulamalar için potansiyele sahiptir.PUF devrelerinin kavramsal modeli, uygulama teknolojisi, performans analizi, uygulama alanları ve çok büyük ölçekli entegre devreleri (Çok Büyük Ölçekli Entegre Devreler) içerir. Ölçek Entegrasyonu, VLSI) tasarımı vb. BECKMANN R, vb. ReRAM cihazlarını gecikmeli PUF'nin gecikmesini arttırmak ve daha iyi rastgelelik ve güvenilirlik elde etmek için gecikme unsurları olarak gerçekleştirdi. YANAMBAKA V P ve diğerleri, hibrit osilatör hakeminin PUF devresini, güç tüketimini ve hızı optimize etmek için katkısız alan etkili transistörlerin üretim süreci değişikliklerinin tekrarlanamazlığına dayanarak tasarladı.
PUF devreleri üzerine araştırmaların kademeli olarak derinleşmesiyle, PUF devreleri için saldırı teknikleri sürekli olarak önerilmekte ve PUF devrelerinin güvenliği benzeri görülmemiş bir şekilde sorgulanmaktadır. Potansiyel saldırı tehditlerine karşı nasıl savunma yapılacağı, yüksek güvenlikli PUF devrelerinin tasarlanması giderek daha önemli hale geliyor. Bunun ışığında, bu makale depolama PUF, lineer geri besleme kaydırma yazmacı ve hakem PUF devresini inceler ve PUF devresinin çıktı yanıt karmaşıklığı ve güvenliği için çok modlu hibrit yeniden yapılandırılabilir PUF devre konseptini önerir. Önerilen PUF devresi, TSMC 65 nm CMOS işlemi altında simüle edilmiş ve doğrulanmıştır Deneysel sonuçlar, devre mantığı fonksiyonunun doğru olduğunu ve çok modlu hibrit yeniden yapılandırılabilir PUF devresinin performansının karşılaştırılıp analiz edildiğini göstermektedir.
1 Depolama tipi rastgele kaynak ve hakem PUF devresi çalışma prensibi
1.1 Saklanan rastgele kaynak
1.2 Hakem PUF devresi
Hakem PUF'nin (Arbiter PUF) yapısı Şekil 2 (a) 'da gösterilmektedir. Hakem PUF esas olarak aynı yapıya sahip birden fazla anahtar birimi ve bir hakemden oluşur. Şekil 2 (b) 'de gösterildiği gibi, seçim sinyali bi "0" olduğunda, anahtar biriminin dahili veri yolu doğrudan açılır ve seçim sinyali bi "1" olduğunda, veri yolu çapraz iletkendir. Hakem, D parmak arası terliklerden oluşur. Verinin iki iletim yolu tamamen aynıdır Devre üretim sürecindeki kontrol edilemeyen işlem sapması nedeniyle, sinyalin iletim gecikmesi tam olarak aynı olamaz. Üst yol sinyali ilk önce hakeme ulaştığında, "1" çıktısı verir, aksi takdirde "0" çıktısı verir. Anahtar ünitesi yolunun gecikmesini konfigüre etmek için kullanılan n-bit giriş seçim sinyalleri vardır ve PUF, 1 bitlik bir çıkış yanıtı üretir.
2 Çok modlu hibrit yeniden yapılandırılabilir PUF devre tasarımı
Çalışmalar, geleneksel PUF devrelerinin düşük çıktı yanıt karmaşıklığı ve düşük güvenlik gibi sorunları olduğunu göstermiştir. Bu makale, depolama PUF'sinin avantajlarını, kendinden seçilen geri beslemeli doğrusal geribildirim kaydırma yazmacı ve hakem PUF'yi bütünleştirir ve çok modlu hibrit yeniden yapılandırılabilir PUF şeması önerir.Yapısal blok diyagramı Şekil 3'te gösterilmiştir.
Bu modelde, çok modlu hibrit yeniden yapılandırılabilir PUF temel olarak bir depolama tipi rasgele kaynak modülü, kendi seçimli geri beslemeli bir doğrusal geri besleme kaydırma yazmacı, bir seri / paralel dönüştürme modülü ve bir hakem PUF modülü içerir. Depolama tipi rastgele kaynak, rastgele veriler üretir ve bunları, geri besleme tohumunun seçim sinyali olarak isteğe bağlı geri besleme doğrusal geri bildirim yazmacının isteğe bağlı geri bildirim ağına entegre eder. Kendi kendine seçilen doğrusal geribildirim kaydı rastgele bir sayı dizisi oluşturur ve seri / paralel dönüştürme modülü vasıtasıyla n-bitlik yol seçim sinyalini hakem PUF'ye girer.
2.1 Çok modlu hibrit yeniden yapılandırılabilir PUF ünitesi devre tasarımı
2.1.1 İsteğe bağlı geri beslemeli doğrusal geri besleme kaydırma kaydı
Doğrusal Geri Besleme Kaydırma Kaydı (LFSR) esas olarak D flip-floplardan ve özel bir OR geçidinden oluşan bir kaydırma yazmacı zincirinden oluşur.Giriş verileri, önceki durumunun doğrusal bir fonksiyonudur ve doğrusal fonksiyon, geribildirim yoluna bağlıdır. LFSR seviyesi m olduğunda, sadece 2m-1 bit uzunluğunda ikili sözde rasgele bir dizi üretilebilir.
Kendi kendine seçilen geri besleme LFSR'nin geri besleme yolu rastgele seçildiğinden, çıkış sırası belirsizdir. Kendi kendine seçilen geri besleme ağının LFSR devre yapısı Şekil 4'te gösterilmektedir. Kaydırma yazmacının paralel çıkış bitleri, her kademenin verilerini rastgele kendinden seçilmiş geri besleme ağına çıkarır ve geri besleme yolu, ikinci seviye rasgele seçim devresi aracılığıyla seçilir. Her sinyal periyodunda, kendi seçtiği geri besleme ağı, geri besleme yolunu rastgele seçer. LFSR'nin aşama sayısı m olduğunda, CLK saat sinyalinin kontrolü altında 2m-1 uzunluğunda bir dizi üretilebilir.
2.1.2 Çok modlu hibrit yeniden yapılandırılabilir PUF ünitesi devresi
Çok modlu hibrit yeniden yapılandırılabilir PUF biriminin devre yapısı, depolama rasgele kaynak modülünün 8 depolama tipi rasgele kaynaktan oluştuğu Şekil 5'te gösterilmektedir. WL ve SAE yüksek olduğunda, dizi, kendinden seçilmiş geri besleme LFSR devresinin geri besleme seçim sinyali Q1 ~ Q8 için kullanılan 8 bitlik rasgele sayı Q üretebilir. Kendi kendine seçilen geri besleme ağı, F sinyalini elde etmek için Q1 ~ Q8 sinyallerini seçerek iki geri besleme yolunu seçer ve ardından bir rastgele dizi LM üretir. LM'nin, D flip-flopları tarafından oluşturulan seri / paralel dönüşüm yoluyla paralel sinyal SM'yi elde etmesi ve hakem PUF'nin iletim yolunun seçim sinyallerine b1 ~ b128 girişi yapması gerekir. Süreç sapmasından dolayı, iki yoldaki IN iletim gecikmesi farklıdır, böylece nihai çıktı yanıtı farklıdır. Kendi kendine seçilen geri besleme LFSR devresi, hakemin PUF seçim sinyalinin rasgeleliğini geliştirmek için WL ve SAE sinyalleri aracılığıyla geri besleme ağının yeniden yapılandırılmasını kontrol eder. WL ve SAE yüksek olduğunda, yol seçim sinyali, rastgele bir sayı oluşturmak için her saat döngüsünde güncellenir.
2.2 N-bit çok modlu hibrit yeniden yapılandırılabilir PUF devre tasarımı
Çok modlu, yeniden yapılandırılabilir bir PUF devresinin pratik uygulaması, çok bitli çıktı verilerini gerektirir. N-bit çok modlu hibrit PUF devresi, Şekil 6'da gösterildiği gibi, N çok modlu hibrit yeniden yapılandırılabilir PUF ünitesi devrelerinden oluşur. WL ve SAE, sistemin açılmasını ve geri bildirim ağının yeniden yapılandırılmasını kontrol eder.CLK, tüm ağ için senkronize bir saat sağlayarak sistemin sürekli olarak N-bit anahtar verilerini vermesini sağlar.
3 Deneysel sonuçların analizi
TSMC 65 nm CMOS işlemi altında, çok modlu hibrit yeniden yapılandırılabilir PUF devresinin işlevini tasarlayın ve doğrulayın. 128-bit çok modlu hibrit yeniden yapılandırılabilir PUF devresinin tamamen özelleştirilmiş düzeni Şekil 7 (a) ve Şekil 7 (b) 'de gösterilmektedir. Çok modlu hibrit yeniden yapılandırılabilir PUF ünitesinin devre yerleşim alanı 24,00 m × 74,11 m'dir ve 128 bit çok modlu hibrit yeniden yapılandırılabilir PUF devresinin devre yerleşim alanı 384,00 m × 590,73 m'dir. 1.2 V güç kaynağı voltajı, 312 MHz çalışma frekansı ve 27 ortamında, devre güç tüketimi 189.04 mW'dir. Çok modlu hibrit yeniden yapılandırılabilir PUF devresinin işlevsel doğrulaması Şekil 7 (c) 'de gösterilmektedir. Fonksiyonel doğrulama diyagramından, çok modlu hibrit PUF devre gecikmesi 18.14 ns'dir ve hakem PUF yolu gecikmesi 8.13 ns'dir. İşlem sapmasının belirsizliği nedeniyle, devrenin belirli gecikmesi rastgele dalgalanacaktır.
3.1 Çok modlu hibrit yeniden yapılandırılabilir PUF'nin karakteristik analizi
Rastgelelik, aynı uyarım altında aynı çipin PUF devresinin çıkış yanıtındaki 0 ve 1 dengesi anlamına gelir. Rasgelelik R hesaplama formülü şöyledir:
Burada r çıktı yanıtıdır ve P çıktı yanıtında 1 olasılığıdır. Aynı uyarım altında tasarlanan PUF devresi üzerinde 2.048 Monte Carlo simülasyonu yapılarak çıkış cevabı elde edilir.0'ların sayısı 985 ve 1'lerin sayısı 1.063'tür. Formül (1) 'e göre hesaplanan devrenin rastgeleliği 96.2'dir. %. Multi-hybrid PUF devresi tarafından üretilen 16 grup 128-bit anahtar Tablo 1'de gösterilmektedir.
Benzersizlik, aynı uyarım altındaki farklı yongaların aynı PUF devresinin çıkış yanıtları arasındaki ayrım anlamına gelir. İdeal koşullar altında, U benzersizliği% 50'ye yakındır. U benzersizliğinin hesaplama formülü formül (2) 'de gösterilmiştir:
Formülde k, PUF devrelerinin sayısıdır, Ri ve Rj sırasıyla i-inci ve j-inci PUF'nin çıktı yanıtlarıdır ve HD (Ri, Rj) i-inci ve j-inci PUF'nin Hamming mesafesidir. 128-bit çok modlu hibrit yeniden yapılandırılabilir PUF devresi tarafından üretilen anahtar, = 65.02 matematiksel beklentiyi karşılar ve = 6.12 standart sapma ile normal dağılım Şekil 8'de gösterilmektedir. Formül (2) kullanıldığında, çok modlu hibrit yeniden yapılandırılabilir PUF devre anahtarının benzersizliği% 50,8'dir.
PUF devresinin çıkış tepkisi otokorelasyon için analiz edilmiştir Sonuçlar Şekil 9'da gösterilmektedir. Otokorelasyonun ortalama değeri 0'dır ve% 90 güven aralığı (CI) ± 0.02'dir PUF devresi iyi bir uzamsal bağımsızlığa sahiptir.
3.2 Çok modlu hibrit yeniden yapılandırılabilir PUF devresinin güvenlik analizi
PUF devrelerindeki makine öğrenimi saldırıları için, devrenin çıkış yanıtını tahmin etmek için çok sayıda uyarıcı yanıt çifti toplanarak matematiksel bir model oluşturulur. Hakem PUF'sinde, her bir birimin gecikmesi, bir Gauss rasgele değişkeni aracılığıyla bağımsız, tekdüze dağıtılmış bir rasgele değişken olarak modellenebilir. Bu nedenle, n'inci derece hakem PUF'nin toplam gecikmesi modellenir ve saldırı modeli denklem (3) 'de gösterilir:
Bu yazıda tasarlanan kendi kendine seçilen geri bildirim ağının doğrusal geri besleme kaydı, LFSR'yi rastgele diziler oluşturmak için iyileştirmek için geri bildirim ağının seçim sinyali olarak SRAM PUF'nin çıktı uyarımını kullanır, böylece LFSR'den daha fazlasını üretebilir.
Sinyalin çarpımı, yol seçim sinyali daha yüksek seçiciliğe sahiptir ve PUF devresinin güvenliği artırılır. İlgili literatür ile karşılaştırmanın sonuçları Tablo 2'de gösterilmektedir.
4. Sonuç
Bu makale, rasgele depolama kaynağı, isteğe bağlı geri bildirim LFSR ve hakem PUF'yi inceleyerek doğrusal geri bildirime dayalı, çok modlu, yeniden yapılandırılabilir bir PUF önermektedir. Uyarma sinyali, rasgele sayılar üretmek için depolama tipi rasgele kaynağı kontrol eder, böylece LFSR geri bildirim ağının rasgele seçimi, rasgele sırayı oluşturmak için donanım devresini değiştirmeden gerçekleştirilebilir, anahtarın çıkışını gerçekleştirebilir ve saat sinyalinin kontrolü altında sürekli olarak anahtar verileri çıkarabilir. TSMC 65 nm CMOS işlemi altında, 128 bitlik bir anahtar çıkarmak için tasarlanan PUF devresinin yerleşim alanı 384.00 m × 590.73 m'dir. Deneysel sonuçlar, tasarlanan çok modlu hibrit yeniden yapılandırılabilir PUF devresinin,% 96,2'lik bir rasgele ve% 50,8'lik bir benzersizlikle anahtarın sürekli çıkışını gerçekleştirdiğini göstermektedir. Geleneksel PUF devresiyle karşılaştırıldığında, tasarlanan PUF devresi iyi bir güvenlik, benzersizlik ve mekansal bağımsızlığa sahiptir.
Referanslar
POTKONJAK M, GOUDAR V. Kamusal fiziksel klonlanamayan işlevler IEEE Bildirileri, 2014, 102 (8): 1142-1156.
BECKMANN K, MANEM H, CADY N C. Entegre nano ölçekli RERAM cihazlarını kullanarak bir zaman gecikmeli PUF tasarımının performans iyileştirmesi.IEEE İşlemleri Bilişimde Gelişen Konular, 2017, 5 (3): 304-316.
YANAMBAKA V P, MOHANTY SP, KOUGIANOS E. Üretim süreci varyasyonlarından yararlanma: donanım destekli güvenlik için katkısız transistör tabanlı puf.Yarı İletken Üretiminde IEEE İşlemleri, 2018, 31 (2): 285-294.
RUHRMAIR U, SOLTER J, SEHNKE F, ve diğerleri. Simüle edilmiş ve silikon verilere PUF modelleme saldırıları.IEEE İşlemleri Bilgi Adli Tıp ve Güvenlik, 2013, 8 (11): 1876-1891.
KUMAR R, BURLESON W. Doğrusal olmayan akım aynalarına dayalı oldukça güvenli bir PUF tasarımı üzerine IEEE Uluslararası Donanım Odaklı Güvenlik ve Güven Sempozyumu, 2014: 38-43.
SAHOO D P, CHAKRABORTY R S, ve diğerleri. Xilinx FPGA'da ideal hakem PUF tasarımına doğru: bir uygulayıcı bakış açısı. Dijital Sistem Tasarımı, 2015: 559-562.
Li Gang, Wang Pengjun, Zhang Yuejun, ve diğerleri 65 nm işlemine dayalı çok portlu yapılandırılabilir PUF devresinin tasarımı. Journal of Electronics and Information, 2016, 38 (6): 1541-1546.
KIM J, AHMED T, NILI H, ve diğerleri.Redoks tabanlı nanoiyonik dirençli belleğe sahip fiziksel klonlanamayan bir işlev.IEEE İşlemleri Bilgi Adli Tıp ve Güvenlik, 2018, 13 (2): 437-448.
yazar bilgileri:
Luan Zhicun, Zhang Yuejun, Wang Jiawei, Pan Zhao
(Bilgi Bilimi ve Mühendisliği Okulu, Ningbo Üniversitesi, Ningbo, Zhejiang 315211)
