20 Şubat'ta, ABD, San Francisco'daki 66. Uluslararası Katı Hal Devreleri Konferansı'nda (ISSCC 2019), Tsinghua Üniversitesi Mikroelektronik Enstitüsü'nden Profesör Qian He ve Wu Huaqiang'ın ekibi dünyanın ilk dirençli rastgele erişim belleği (RRAM) tabanlı olduğunu bildirdi. Yeniden yapılandırılabilir fiziksel klonlanamayan işlev (PUF) yonga tasarımı, yonga, önceki çalışmaya kıyasla güvenilirlik, tekdüzelik ve yonga alanında önemli bir gelişmeye sahiptir ve benzersiz bir yeniden yapılandırılabilirliğe sahiptir.
Akıllı donanımın yaygınlaşması ve yarı iletken tedarik zincirine yönelik artan güvenlik tehditleri ile donanım güvenliği giderek daha önemli hale geldi. Yalnızca yazılım tabanlı güvenlik koruması artık talebi karşılayamaz. Son yıllarda, Fiziksel Klonlanamayan İşlev (PUF), yeni bir donanım güvenliği koruma yöntemi haline geldi. Entegre devre PUF, belirli bir uyarma altında tahmin edilemeyen bir yanıt oluşturmak için cihazın doğal rasgeleliğini (işlemin rasgeleliği gibi) kullanabilir ve ardından çipi benzersiz şekilde tanımlayan bir donanım "parmak izi" olarak işlev görebilir.
Dirençli rasgele erişim belleği (RRAM), bilgileri depolamak için aygıtın direnç değerini kullanan yeni bir bellek türüdür. Geleneksel flash bellek (flash) ve dinamik rasgele erişimli bellek (DRAM) ile karşılaştırıldığında RRAM, yüksek hız, düşük güç tüketimi ve küçük alan gibi birçok avantaja sahiptir ve yeni nesil yüksek performanslı bellek için önemli adaylardan biridir. Ek olarak, RRAM, benzersiz nöron benzeri özelliklerinden dolayı beyin benzeri hesaplama alanında da yaygın olarak kullanılmaktadır. RRAM'ın çalışma prensibi, iletken filamentlerin kırılmasına ve büyümesine dayanır ve bu işlem güçlü bir rastgeleliğe sahiptir, böylece RRAM direnci cihazlar arasında (D2D) ve döngüler ve döngüler (C2C) arasında mevcuttur. Ve bu rastgele özellikler, onu donanım güvenlik uygulamaları için de uygun hale getirir.
Yüksek hassasiyetli SA tasarımı
Geleneksel entegre devre PUF, belirli rastgele çıktı üretmek için çoğunlukla cihaz üretim sürecinde işlem rastgele sapmasını kullanır, ancak bu yöntemin iki bariz eksikliği vardır: Birincisi, işlem sapmasının belirli bir doğal paranoyası vardır ve bu da rastgele PUF çıktısına neden olur. Yetersiz seks. Ek olarak, proses sapması doğrudan entegre devre üretim sürecinde üretildiğinden, bir kez oluşturulduktan sonra değiştirilemez, bu da PUF çıktısının yeniden yapılandırılamamasıyla sonuçlanır. Bu durumda, PUF birden fazla saldırı ile karşılaştığında veya kullanım ömrü bittiğinde, PUF tarafından korunan donanım, donanım güvenliği tehditleriyle tekrar karşılaşır. Yukarıdaki zorluklara yanıt olarak, Tsinghua Üniversitesi Mikroelektronik Enstitüsü'nde doktora öğrencisi olan Pang Yachuan, ISSCC'deki RRAM direncinin rastlantısallığına dayanan yeniden yapılandırılabilir fiziksel klonlanamaz işlev yongası tasarımını tanıttı.
Çip fotoğrafı
Rapor, doğal süreç sapmasını ve voltaj düşüşünün (IR düşüşü) olumsuz etkilerini ortadan kaldırmak için PUF çıkışı oluşturmak için bir direnç diferansiyel yöntemi önerdi. Bu yöntemi devre düzeyinde uygulamak için ekip, iki RRAM cihazının direncini doğru bir şekilde karşılaştırmak için yüksek hassasiyetli hassas bir amplifikatör devresi tasarladı. Buna ek olarak, RRAM'ın C2C rastgeleliği nedeniyle, PUF benzersiz bir yeniden yapılandırılabilirliğe sahiptir. Birçok test verisi, tasarlanan RRAM PUF'nin, önceki çalışmaya kıyasla en düşük orijinal bit hata oranına, en küçük birim alanına, en iyi tekdüzelik ve benzersiz yeniden yapılandırılabilirliğe sahip olduğunu göstermektedir.
Deneme sistemi
Genel olarak, elektrikli olmayan PUF, entegre devrelerle etkili bir şekilde entegre edilemediğinden, elektriksel PUF hala geliştirmenin odak noktasıdır. Örneğin, SRAM PUF, piyasada en çok bulunan PUF'dir.Kolay uygulama ve iyi uyumluluk avantajlarına sahiptir, ancak fotoelektrik saldırılara etkin bir şekilde direnemez ve doğal sapmalara sahiptir. Nispeten konuşursak, NVM tabanlı PUF (RRAM PUF gibi), yukarıdaki avantajları ve dezavantajları etkili bir şekilde dengeleyebilir, son derece düşük orijinal bit hatası oranı, fiziksel saldırılara karşı daha iyi direnç ve yeniden yapılandırılabilirlik sağlayabilir ve iyi bir geliştirme potansiyeline sahiptir.
Karşılaştırma Tablosu
IEEE ISSCC (Uluslararası Katı Hal Devreleri Konferansı) 1953'te başladı. Entegre devre tasarımı alanındaki en üst düzey akademik konferanstır ve "entegre devreler alanında olimpik" olarak bilinir.