FPGA tabanlı taşınabilir bir dört evreli kilitli amplifikatörün geliştirilmesi
0 Önsöz
Kilitlemeli amplifikatör, dinamik sinyalleri ölçmek için kullanılan elektronik bir alettir.İşlevi, gürültüyle dolu bir sinyalden belirli bir frekansta bir sinyalin fazını ve genliğini ölçmektir. Referans sinyalin ve ölçülen sinyalin çapraz korelasyon özelliklerini kullanarak, referans sinyal ile aynı frekans ve faza sahip ölçülen sinyal çıkarılır. Zayıf sinyal tespiti için dar bant filtrelemenin kullanımıyla karşılaştırıldığında, kilitli amplifikatör ilgili tespit teknolojisini kullanır, Q değeri analog bant geçiş filtresinden çok daha yüksektir ve kararsız merkez frekansı sorunu yoktur. Referans sinyal, ölçülecek sinyal ile korelasyonlu olduğundan, ancak gürültü ile ilişkili olmadığından, faza duyarlı algılama ile çıkarılan sinyal, yalnızca ölçülecek sinyalin genliğini ve faz bilgisini içerir, bu nedenle zayıf sinyallerin yüksek hassasiyetli ölçümü alanında son derece faydalıdır. Harika uygulama değeri.
Dijital kilitlemeli amplifikatörler, geniş dinamik aralık, küçük ölçüm hataları gibi avantajlara sahip oldukları ve operasyonel amplifikatör sıcaklık kayması ve DC önyargısından etkilenmedikleri için son yıllarda analog kilitli amplifikatörlerin yerini kademeli olarak almıştır.Ancak, yaygın dijital kilitlemeli amplifikatörler pahalı ve ucuzdur. Taşıması kolay, özel ortamlarda kullanımı kolay değil.
Yukarıdaki sorunlara yanıt olarak, bu makale, derin deniz ve tarla gibi özel ortamlarda zayıf sinyal tespiti için uygun olan, 100 nV kadar düşük test edilebilir genliğe sahip, düşük maliyetli, taşınabilir bir dijital kilitli amplifikatör geliştirmiştir.
1.1 Orijinal dijital kilitli amplifikatör teorisinin kanıtı
Bu dijital kilitli amplifikatör, dijital kilitli döngü prensibine dayanmaktadır Şematik diyagram Şekil 1'de gösterilmiştir.
Ölçülecek sinyali Ui (t) olarak kaydedin ve Dijital Kontrol Osilatörü (DCO) tarafından üretilen kareleme sinyali çifti, formül (1) 'de olduğu gibi sırasıyla I UoI (t) ve Q UoQ (t)' dir. Gösterildi.
1.2 Sistem şemasının gösterilmesi
Bu sistem FPGA'yı çekirdek olarak alır ve esas olarak sinyal işleme modülü, A / D dönüştürme modülü ve dijital kilitlemeli amplifikatör modülünden oluşur. Ölçülecek sinyalin nanovolt seviyesinde zayıf bir sinyal olduğu göz önüne alındığında, ölçülecek sinyali yükseltmek için değişken bir kazanç amplifikatör devresi tasarlanır ve ölçülecek sinyal, yüksek hızlı ADC tarafından toplanan ve ölçüm için FPGA'ya giren ADC örneklemesi için uygun bir genliğe işlenir. I / Q verileri, seri iletişim yoluyla üst bilgisayara iletilir ve üst bilgisayar, ölçülecek sinyalin gerçek zamanlı frekansını ve fazını elde etmek ve görüntülemek için I / Q verilerini hesaplar. Sistem blok şeması Şekil 3'teki gibi gösterilmiştir.
2 Sistem donanım devre tasarımı
2.1 Sinyal işleme modülü
Sinyal işleme modülü, ADC örneklemesini kolaylaştırmak için ölçülecek sinyalin işlenmesinden sorumludur. Modül, bir ön aşama sabit kazanç amplifikatör devresi, bir ara aşama programlanabilir amplifikatör devresi ve bir son aşama güç frekansı filtre devresinden oluşur.
Ön kademe sabit kazanç devresi, geniş bant düşük gürültülü operasyonel amplifikatör OPA657 kullanır. Çip, 1,6 GHz'lik bir bant genişliği kazanç ürününe, 90 MHz'in altında 0,1 dB'lik bir kazanç düzlüğüne ve 4,8 nV / giriş voltajı gürültüsüne sahiptir. Bu aşamanın sabit kazancı 60 dB olacak şekilde tasarlanmıştır, izin verilen maksimum giriş sinyali frekansı 100 kHz ve maksimum genlik 1 V'dir.Gerekli gerçek bant genişliği kazanç ürünü: GBW = G × f = 1000 × 100 kHz = 100 MHz, yonga Tasarım gereksinimleri.
Ara aşama program kontrollü amplifikatör devresi, dijital olarak kontrol edilen kazanç enstrüman amplifikatörü AD8253'ü kullanır. Çipin kazancı, 2 bitlik kazanç kontrol sözcüğüne göre ayarlanabilen 4 seviyeye bölünmüştür.Kazanım 40 dB olduğunda -3 dB bant genişliği 550 kHz'dir.Önceki aşamanın izin verdiği giriş sinyalinin maksimum frekansı 100 kHz olduğu düşünülerek çip tasarlanmıştır. Kazanç faktörü 40 dB'ye kadar. Tasarım, bu aşamanın maksimum çıkış sinyali genliğinin 1 V olmasına izin verir ve gerekli dönüş hızı: SR = 2fV = 2 × 0.1 MHz × 1 V0.628 V / s, çipin dönüş hızı, tasarımı karşılayan 20 V / s'dir. İddia.
Son aşama güç frekansı filtre devresi, düşük gürültülü operasyonel amplifikatör NE5532'yi benimser. Çipin giriş voltajı gürültüsü 5 nV / 'den azdır ve dönüş hızı 9 V / s dir.Bu seviyenin izin verdiği maksimum giriş sinyali frekansı 100 kHz, maksimum genlik 1 V ve gerekli dönüş hızı 0.628 V / s dir. Dönüş hızı için sistem gereksinimleri. Güç frekansı girişimini önlemek için bu aşama, güç frekansı gürültüsünü daha iyi filtrelemek için merkez frekans olarak 50 Hz ve 100 Hz kullanan iki aşamalı bir bant reddetme filtre devresi tasarlar.
Bu modül tasarımının kazanç aralığı 60/80/100 dB üç dişlidir ve giriş voltajı gürültüsü 9 nV /'dir. Yukarıdaki devre Şekil 4 ila Şekil 6'da gösterilmektedir.
2.2 Analogdan dijitale dönüştürme modülü
Analogdan dijitale dönüştürme (bundan böyle A / D dönüştürme olarak anılacaktır) modülü, ölçülecek yükseltilmiş sinyali analogdan dijitale dönüştürmekten sorumludur.Modül, izolasyon devresi, analogdan dijitale dönüştürme sürücü devresi (bundan böyle ADC sürücü devresi olarak anılacaktır) ve analogdan dijitale dönüştürmeden oluşur. Devre (bundan sonra ADC devresi olarak anılacaktır) oluşturur.
İzolasyon devresi, düşük gürültülü bir operasyonel amplifikatör OP27 kullanır. Ölçülecek analog sinyali ara belleğe almayan giriş A / D dönüştürme modülü düşünüldüğünde, dijital sinyalin analog sinyal ile karışmasına ve sinyal bozulmasına neden olması kolaydır, bu nedenle devre, analog sinyalin ve dijital sinyalin etkisini izole etmek için tasarlanmıştır.
ADC sürücü devresi, düşük güçlü, düşük distorsiyonlu bir diferansiyel ADC sürücüsü ADA4940 kullanır. İkinci aşamadaki diferansiyel giriş ADC'si için, diferansiyel giriş sinyali, ADC'nin ortak mod reddetme performansını maksimuma çıkarabilir ve sinyal-gürültü oranını geliştirebilir Bu nedenle devre, tek uçlu bir sinyali diferansiyel bir sinyale dönüştürmek için tasarlanmıştır.
ADC devresi, yüksek hızlı analogdan dijitale dönüştürücü AD9265'i kullanır.Çip, 16 bit örnekleme doğruluğuna ve 125 MS / s örnekleme hızına sahiptir. Ölçülecek sinyalin döngüsü başına 1.024 noktayı örneklemek için tasarlanmıştır ve çip, 122 kHz'den daha düşük sinyalleri işleyebilir Örnekleme, sistem tarafından izin verilen test altındaki maksimum sinyal frekansından daha yüksektir.
Bu modül, düşük distorsiyonlu analog sinyali dijital sinyale dönüştürür ve dijital faz kilitli amplifikasyon için FPGA'ya iletir Devre şeması Şekil 7-9'da gösterilmiştir.
3 Sistem yazılım tasarımı
Sistemin yazılım kısmı, aşağı dönüşüm fazı detektör modülü, döngü filtre modülü, dijital voltaj kontrollü salınım modülü, iletişim modülü ve ana bilgisayar modülünü içerir. Bunların arasında, dijital voltaj kontrollü osilatör modülü, işlem için ölçülecek sinyalle birlikte aşağı dönüşüm faz dedektörüne ve döngü filtresine giren bir kareleme çift kanallı sinyal üretir ve çıkış sonucu, çıkış sinyali frekansını ayarlamak için dijital voltaj kontrollü osilatörün kontrol sinyali olarak kullanılır. Ve faz, 3 modül dijital faz kilitli döngünün bir parçasını oluşturur. İletişim modülü, FPGA ile ana bilgisayar arasındaki veri iletişimini tamamlar. Üst bilgisayar modülü, iletişim modülü tarafından yüklenen verilerin işlenmesinden sorumludur, test sonuçlarını daha kısa ve sezgisel hale getirir, program sorunsuz çalışır ve arayüz dostudur.
3.1 Aşağı dönüşüm aşaması algılama modülü
Aşağı dönüşüm fazı detektörü, giriş sinyalinin fazını ve voltaj kontrollü osilatörün çıkış sinyalini karşılaştırmak için kullanılır ve çıkış voltajı, giriş sinyaline karşılık gelen faz farkının bir fonksiyonudur.
Bu modül, ölçülecek sinyali bir çift ortogonal sinyal ile karıştırır.İki karışık sinyal, bir çift toplam frekans bileşeni ve fark frekansı bileşenleri içerir.Gerekli fark frekansı bileşenleri, son filtre tarafından işlendikten sonra elde edilir. Dijital faz kilitli döngü faz kilitli duruma girdiğinde, sinyal, ölçülecek sinyalin genlik ve faz bilgisini elde etmek için hesaplama için kullanılır.
3.2 FIR filtre modülü
FIR filtre modülü, birinci dereceden bir gecikme filtresi algoritması kullanır. Birinci dereceden gecikme filtresinin sonucu, mevcut örnekleme değerinden ve son filtrelenen çıkış değerinden etkilenir, böylece çıkışın giriş üzerinde bir geri bildirim etkisi olur. Formül denklem (7) 'de gösterilmiştir:
Akım örnekleme değerinin ve son filtrelenmiş çıkış değerinin akım çıkış örnekleme değeri üzerindeki etki derecesi filtre katsayısı ile belirlenir.Filtre katsayısı ne kadar küçükse, filtrenin düzgünlüğü o kadar yüksek; filtre katsayısı ne kadar büyükse, filtre hassasiyeti o kadar yüksek olur.
Algoritmanın veri hızlı değiştiğinde daha yüksek hassasiyete sahip olmasını ve veri yavaş değiştiğinde daha yüksek düzgünlüğe sahip olmasını sağlamak için filtre katsayısı uyarlamalı algoritma eklenir: mevcut veri değişikliği ile son veri değişikliğinin aynı yönde olup olmadığına karar verin. Ters yönde örneklenen verinin titremesi ve filtre katsayısının başlangıç değerine geri döndüğü düşünülür; aynı yönde ise veri değişiminin set değerini aşıp aşmadığına karar verilir, set değerini aşmazsa veri değişiminin yavaş olduğu kabul edilir ve filtre katsayısı ayarlama adımı Düşük vitesi daha uzun süre seçin, aksi takdirde verilerin daha hızlı değiştiği ve filtre katsayısı ayarlama adımı boyutunun yüksek vitesi seçtiği düşünülür.
3.3 Dijital voltaj kontrollü salınım modülü
Kontrol sinyali girişi olmadığında, dijital voltaj kontrollü osilatörün çıkış sinyali, ayarlanan ilk osilasyon sinyali ve onun kareleme sinyalidir. Örnek olarak ilk osilasyon sinyalini alın Ölçülecek sinyal ve sinyal, dijital voltaj kontrollü osilatörün frekans kontrol sinyalini elde etmek için faz detektörü ve döngü filtresi tarafından işlenir Salınım sinyalinin frekansı, frekans kontrol sinyalinin genliği ile pozitif olarak ilişkilendirilir. Salınan sinyalin frekansını ayarlayın, salınan sinyal ile ölçülecek sinyal arasındaki fark frekansı 0'a meyledecek, frekans kontrol sinyalinin bir DC sinyaline yönelmesine neden olacak ve salınan sinyalin frekansı ve fazı buna göre dengelenecek ve faz kilitli döngünün faz kilitli bir duruma girmesini sağlayacaktır.
3.4 Ana bilgisayar modülü
Bu sistem, ana bilgisayarın geliştirme ortamı olarak LabVIEW'i seçer. Ana bilgisayarın ana işlevleri arasında amplifikatör kazanç ayarı, çıkış sinyali modu ayarı, demodülasyon frekansı ayarı, dahili ve harici referans ayarı, ölçüm sonucu ekranı vb. Bulunur.
Veri titremesinin ve olası kısmi uç değerlerin ölçüm sonuçları üzerindeki etkisini bastırmak ve veri işlemenin gerçek zamanlı doğasını hesaba katmak için aşağıdaki algoritma benimsenir: Gerçek ölçüm değeri ekranı olarak en son M ölçüm verilerinin ortalamasını alın. Bu temelde, anormal verilerin tespiti eklenir.Eğer anormal veriler sürekli görünmezse, anormal veriler elimine edilir.N anormal veri sürekli göründüğünde, giriş sinyalinin güncellendiği kabul edilir ve ortalama değer yeni sinyal ölçüm sonucu olarak yeniden hesaplanır. M değeri, veri güncelleme hızını ve verilerin kararlılığını etkiler, N değeri, veri güncellemesinin hassasiyetini etkiler, böylece giriş sinyali değiştikten sonra zamanında yanıt verebilir ve artık önceki sinyalin ortalama değerine bağlı değildir.L değeri, uç değerlerin etkin tanımlanmasını etkiler. . Bu sistem M değerini 10, N değerini 3 ve L değerini mevcut ortalamanın% 25'i olarak seçer.
Üst bilgisayar, alınan verileri sırayla kopyalayabilen ve diğer işlemler için uygun olan tek tuşla kopyalama işlevine sahiptir. Ve dalga formunu yakınlaştırıp uzaklaştırarak dalga formunun ayrıntılarını gözlemlemeyi kolaylaştırabilirsiniz. Üst bilgisayarın genel arayüzü dostudur ve ekran sezgiseldir, bu da kullanıcıların çalıştırması için uygundur Üst bilgisayar arayüzü Şekil 10'da gösterilmektedir.
4 Test verileri ve analizi
4.1 Genel sistem gürültü testi
Test koşulu: Test etmek için Fourier spektrum analizörü SR760'ı kullanın.
Test yöntemi: Test edilecek sinyali bağlamadan sistemin çıkış gürültüsünü 2.000 kez yükseltin ve test edin.
Test sonucu: Gerçek sistem gürültüsü tepe değeri Vtop, Şekil 11'de gösterildiği gibi yaklaşık 17,8 Vrms /'dir.
4.2 Sistem faz kilidi doğruluk testi
Test koşulları: 160 MHz RIGOL dijital sinyal kaynağı, 100 MHz Tektronix dijital depolama osiloskopu ve kendi kendine yapılan 100 dB zayıflama ağı kullanın.
Test yöntemi: Test edilecek sinyal olarak 100 dB zayıflama ağı tarafından işlenen sinyal kaynağı sinyalini ve küçük ve büyük sinyaller için hiyerarşik ölçüm sisteminin ölçüm kabiliyetini kullanın.
Test sonuçları: Test sonuçları grafikler ve tablolar şeklinde gösterilir Tablo 1 sistemin büyük sinyal test sonuçları, Tablo 2 sistemin küçük sinyal test sonuçları ve Şekil 12 ana bilgisayar programı tarafından görüntülenen 500 ölçümün stabilite eğrisidir.
Sonuç analizi: Şekil 12'deki eğri, sistemin, yüzlerce testte izin verilen hata aralığı içinde merkez değeri etrafında sadece titreşime sahip olduğunu göstermektedir.Bu tür bir ölçüm titreşiminin ortadan kaldırılması kolaydır ve test doğruluğu üzerinde küçük bir etkiye sahiptir. Titreşim aralığından sapan aşırı bir değer yoktur ve sistemin ölçüm kararlılığı yüksektir. Tablo 1 ve Tablo 2'deki hata oranı istatistiklerinden de sistemin ölçülebilir aralıkta hata oranının% 0,4'ün altında, bazı bölümlerde ise% 0,1'in altında hata oranına sahip olduğu ve ölçüm doğruluğunun yüksek olduğu görülmektedir.
5. Sonuç
Bu sistem, genlik ölçüm aralığı 100 nV ~ 100 V, dinamik aralığı 60 dB, genlik doğruluğu% 0,4'ten yüksek ve faz doğruluğu 0,001 ° olan taşınabilir bir dijital karesel kilitli amplifikatör tasarladı ve uyguladı. Portatif tasarımı ile vahşi ve derin deniz gibi zorlu ortamlar için uygundur. Sistem, güçlü ölçeklenebilirlik, istikrarlı performans, kolay bakım ve iyi uygulama değeri ile modüler bir tasarım konseptini benimser.
Referanslar
Zhao Junjie, Hao Yuwen, Guo Lulu ve diğerleri.Dijital kilitlemeli amplifikatörlerin gerçekleştirilmesi üzerine araştırma.Modern Elektronik Teknolojisi, 2012, 35 (3): 191-198.
Kang Yueteng, Hu Xiaoya, Wang Bingwen. Faz kilitli amplifikasyon prensibine dayanan zayıf sinyal algılama devresi Elektronik Tasarım Mühendisliği, 2013, 21 (6): 162-164.
Chen Xi. Araştırma ve tasarım, AD630 kilitli amplifikatör ve fiber optik gaz algılama algılama sistemindeki uygulamasına dayanmaktadır. Jinan: Shandong Üniversitesi, 2017.
Xu Wenjia.FpGA tabanlı dijital kilitli amplifikatörün tasarımı ve araştırması Changchun: Jilin Üniversitesi, 2012.
Zhu Xiaoli, Li Xia.AD630'a dayalı çift fazlı kilitlemeli amplifikatör tasarımı.Mekanik ve Elektrik Mühendisliği Teknolojisi, 2012, 42 (6): 19-23.
Zhao Tingting, Wang Xianquan, Jiang Zenghui, vd.Dijital faz kilitli amplifikasyona dayalı zaman geçidi sensörünün sinyal işlemesi üzerine araştırma. Tool Technology, 2017, 51 (4): 87-92.
Su Xin, Luo Wenguang, Ma Chao.İki fazlı kilitlemeli amplifikatör devresinin tasarımı.Elektronik Teknolojisi, 2012, 25 (3): 75-81.
Cai Manjun, Yu Bin, Zhao Xiaodong. Quadrature kilitli amplifikatöre dayalı zayıf gerilim sinyali algılama sistemi. Enstrümantasyon Teknolojisi ve Sensörler, 2017 (4): 67-72.
Jiang Bibo, Yang Zhenguo, Yang Yue.Kilitli Amplifikatöre Dayalı Zayıf Sinyal Algılama Sisteminin Tasarımı.Teknoloji Ekonomisi Pazarı, 2017 (4): 1-2.
yazar bilgileri:
Xie Guihui 1, 2, Zheng Xuchu 3, Zhao Tianming 3, Liu Zixu 3, Zhao Juan 1, 2
(1. Otomasyon Okulu, Çin Yerbilimleri Üniversitesi (Wuhan), Wuhan 430074, Hubei;
2. Hubei İl Anahtar Laboratuvarı, Karmaşık Sistemler için Gelişmiş Kontrol ve Akıllı Otomasyon, Wuhan 430074, Hubei;
3. Mekanik ve Elektronik Bilgi Okulu, Çin Yerbilimleri Üniversitesi (Wuhan), Wuhan 430074, Hubei)
