16 nm FinFET İşlem Sinyalinin EM Probleminin Analizi ve Çözümü
Yang Huiping, Cai Yan, Shi Jianan
(Nvidia Semiconductor Technology (Shanghai) Co., Ltd. Beijing Branch, Beijing 100020)
Sinyal elektromigrasyonu sorunu, gelişmiş işlem düğümlerinde giderek daha fazla dikkat çekiyor. 16 nm TSMC sürecine dayalı bir SoC çipi aracılığıyla, Innovus ve Voltus'un sinyal elektromigrasyon analizi sonuçlarındaki farklılıklar analiz edilir. Nedenlerin analizi yoluyla Innovus'un sorunları çözüldü ve sinyal elektromigrasyon sorunlarının çoğu düzen aşamasında çözüldü, bu da arka uç tasarım yakınsama süresini büyük ölçüde kısalttı.
Sinyal elektromigrasyonu; 16 nm FinFET; otomatik yerleştirme ve yönlendirme; Innovus; Voltus
Çin Kütüphanesi Sınıflandırma Numarası: TN47
Belge tanımlama kodu: Bir
DOI: 10.16157 / j.issn.0258-7998.179005
Çince alıntı biçimi: Yang Huiping, Cai Yan, Shi Jianan. 16 nm FinFET proses sinyallerinde EM problemlerinin analizi ve çözümü. Elektronik Teknoloji Uygulaması, 2017, 43 (8): 25-27.
İngilizce alıntı biçimi: Yang Huiping, Cai Yan, Shi Jianan. 16 nm FinFET teknolojisinde sinyal EM analizi ve çözümleri.Elektronik Tekniğin Uygulanması, 2017, 43 (8): 25-27.
0 Önsöz
Çip üretim teknolojisinin sürekli gelişmesiyle birlikte, gelişmiş işlem düğümlerinin yeni fiziksel özelliklerinin yonga performansı ve güvenilirliği üzerindeki etkisi giderek daha karmaşık hale geldi. Örnek olarak yonga metal hatlarının elektromigrasyon (EM) fenomenini ele alalım.Bu etki, erken olgun proses düğümlerinde derinlemesine incelenmiştir ve etkili çözümleri vardır. Genel olarak konuşursak, insanlar yalnızca erken süreç düğümlerinde Power EM'ye dikkat ederler ve dahili sinyallerin EM analizi ve düzeltmesi yalnızca bir seçenek olarak mevcuttur ve bu, çip tasarımı ve üretimi üzerinde çok az etkiye sahiptir. Ancak, 28 nm ve daha sonraki süreç düğümü altında durum çok değişti, dahili ara bağlantı hattının fiziksel boyutu küçüldü, hat uzunluğu uzadı ve sinyal çevirme frekansı yükseldi.Bu değişiklik serilerinin tümü sinyal EM'ye yol açar. Sorun vurgulanır ve fiziksel tasarım sürecinde genellikle proje döngüsünü büyük ölçüde etkileyen birden fazla yerleşim düzeni vardır. Bu, EM sinyalini düzen aşamasında çözülmesi gereken önemli sorunlardan biri yapar. Bu tasarım örneği, tasarım sürecini büyük ölçüde basitleştirir, yineleme sayısını azaltır ve otomatik yerleştirme ve yönlendirme aracının yerleşik EM analizi işlevini geliştirerek tasarım sürecini hızlandırır.
1 EM sinyalinin nedenleri ve analiz yöntemleri
Sinyal hattının elektromigrasyonuna, ara bağlantı hattındaki sinyalin yüksek hızda değişmesi nedeniyle kapasitörün sürekli şarj ve deşarj olmasından kaynaklanan kayıp ve Joule ısınması da denir. Darbe telin içinden geçtiğinde, telin güç tüketimi tel sıcaklığının oksit tabakası sıcaklığını aşmasına neden olur. Oksit tabakası ile tel arasındaki sıcaklık farkı, sonunda telin kırılmasına neden olacak mekanik gerilmeye neden olacaktır; bu özellikle ileri teknolojide belirgindir.Bu nedenle, sinyal EM sorunu tüm taraflardan giderek daha fazla dikkat çekmiştir. Mevcut ana akım EDA araçları da sağlanmaktadır. Kapsamlı teknik destek sağlayın. Arka uç tasarım sürecinde, sinyalin EM analizi ile ilgili iki yazılım vardır: Cadence'in otomatik yerleştirme ve yönlendirme aracı Innovus ve güç analiz aracı Voltus.
EDI için alternatif bir platform olan Innovus, yeni nesil fiziksel tasarım uygulama çözümleri olup, EDI'ye kıyasla büyük ölçüde geliştirilmiş işletim verimliliği, zamanlama analizi yetenekleri, sinyal bütünlüğü analizi yetenekleri ve yonga alanı optimizasyonuna sahiptir. Özellikle gelişmiş 16/14/10 nm FinFET işleminde ve diğer olgun işlem düğümlerinde, güç tüketimi, performans ve alan göstergeleri genellikle% 10 ila% 20 artırılabilir ve tüm işlem hızı ve kapasitesi 10 kata kadar artırılabilir. Kazanç.
Voltus, imzalama seviyesinde bir çip güç bütünlüğü analiz aracıdır. Hata ayıklama, doğrulama, IR düşüşü, metal tel elektromigrasyonu ve modülden ve IP seviyesinden kaçak telafisinde IC güç kaynağı için doğru ve verimli analiz yöntemleri sağlamayı taahhüt eder. . EM analizi açısından, Voltus sistemine dijital devre sinyal bütünlüğü tespiti için önemli bir tamamlayıcı olan Voltus-Fi, her bir teldeki (kontak) akımı hesaplamak ve bunu EM kurallarıyla karşılaştırmak zorundadır. Doğruluğu, SPICE düzeyinde doğruluk sertifikasına ulaşmıştır. Daha küçük bellek alanı, daha yüksek çalışma hızı ve daha yüksek doğruluk elde ederken TSMC 16 nm FinFET işlem spesifikasyonlarını karşılayın.
Yukarıdaki iki araç, arka uç işleminde, özellikle sinyal EM sorununun özellikle belirgin olduğu 16 nm işleminde önemli bir konuma sahiptir. Voltus, doğru bir güç bütünlüğü analiz aracı olmasına rağmen, sinyal EM analiz süreci çok zahmetlidir.Özel uygulama adımları aşağıdaki gibidir:
(1) Karşı standart belgeleri çıkarın;
(2) Sinyal EM analizi için Voltus kullanın;
(3) Düzeltme için Voltus sonuçlarını Innovus'a iade edin;
(4) Sonuçlar yakınlaşana kadar (1) - (3) arasındaki adımları tekrarlayın.
Innovus, sinyal EM sorunlarını doğrudan kontrol edip düzeltebilirse, Voltus'ta dosyaların ayıklanması ve analiz süresinden tasarruf sağlayabilir, bu da çalışma süresinden büyük ölçüde tasarruf sağlayabilir ve iş verimliliğini artırabilir.
2 Proje tasarımı örnek analizi
Örnek proje, 16 nm FinFET'e dayalı büyük ölçekli bir GPU çipidir. Çip fiziksel gerçekleştirme sürecinde EM analiz yöntemlerini hedefleyen Innovus ve Voltus, sinyal EM analizi yapmak için kullanıldı.
Projede yer alan 17 farklı tipteki blok incelendi ve ikisi arasındaki boşluğun çok büyük olduğu bulundu. Şekil 1, iki araçta PEAK CLOCK tipi sinyal EM ihlalinin sonuçlarının bir karşılaştırma diyagramıdır.
Bu sonuçta, Voltus tarafından bildirilen ihlaller, Innovus'un yaklaşık iki katı idi. Voltus, SPICE doğruluğuna sahip bir onay aracı olduğundan, Voltus sonuçlarının doğruluğuna güvenme eğilimindedir. Innovus, çalışma süresinden tasarruf etmek için sola dayalı analizler ve sapmalar kaçınılmazdır. Verilerin tasnif edilmesiyle, sapmanın esas olarak Innovus'un eksik raporlamasından kaynaklandığı görülmüştür.En PEAK CLOCK tipini örnek alırsak, ortalama eksik raporlama oranı% 55,8'dir. Bu kadar çok sayıda eksik raporlama için, sorunun dikkatli bir şekilde analiz edilmesi ve konumlandırılması çok gereklidir.
3 Problem analizi ve çözümü
Aynı tasarım analizi sonuçlarında iki aracın tutarsızlığı için birkaç olasılık vardır: birincisi süreç sorunlarından kaynaklanır; ikincisi farklı parazitik parametrelerden kaynaklanır; üçüncüsü farklı yargı temelinden kaynaklanır.
İlk olarak, işlemden farkı göz önünde bulundurun ve işlemdeki parametreleri kontrol edin ve karşılaştırın.Süreçteki ikisinin giriş kontrol parametreleri aynıdır, böylece akıştan gelen faktörler ortadan kaldırılabilir.
İkinci olarak, giriş dosyasında RC parazit parametrelerinin çıkarılması çok önemlidir. Innovus, QRC tarafından çıkarılan SPEF'i kullanırken Voltus, STAR-RC tarafından çıkarılan SPEF'i kullanır. Bu fikri doğrulamak için, STAR-RC tarafından çıkarılan SPEF, Innovus'un girdisi olarak analiz edildi ve farkın düzelmediği anlaşıldı, bu nedenle RC veri problemleri olasılığı dışlandı.
Son olarak, iki sinyalin EM sonuçları dikkatlice incelenir ve spesifik rapor Şekil 2'de gösterilir. Rapor şu ana içeriği içerir: gerçek tepe akımı / maksimum akım, tepe akımı, maksimum akım, ortalama direnç, hat genişliği / geçiş alanı, gerekli hat genişliği, kapasitans değeri, metal olan sütunlarda düzenlenmiştir Katman, koordinatlar, çizgi uzunluğu, yön. Yukarıda Voltus'un raporu ve aşağıda Innovus'un raporu var. İki raporda uyuşmayan metal teller tel çerçevelerle tanımlanır. Soldaki ilk sütunda değerleri görebilirsiniz, ikisi arasında büyük bir boşluk var. Voltus'un raporunda, gerçek tepe akımı 1,12 mA'dır. Innovus'un raporunda, gerçek tepe akımı 0 mA'dır. Bu, iki araçtaki raporların tutarsızlığının temel nedenidir. Sonra kontrol etmek için asıl düzeni açtım ve hatalı olarak bildirilen tellerin aynı tipte olduğunu buldum: Yama teli.
Yama teli, standart birim aygıtın PIN'ini üst metal ile birbirine bağlayan bir ara metal katmandır.PIN'i bağlarken metal alanın bazı ihlallerini önlemek için otomatik düzen aracı tarafından sunulan metal bir yamadır. Patch Wire'ın gerçek yerleşimdeki şekli Şekil 3'te gösterilmektedir.
Yama telinin şematik diyagramı Şekil 4'te gösterilmektedir. M1 bir PIN'tir, saat hattının yönlendirmesi M4'tür ve ortadaki M2 / M3, yukarıda bahsedilen yama teli olan V2 / V3'e sarılmış küçük bir metal katmandır.
Innovus'ta, yama teli akımı 0 olması, EM eksik raporunun nedenidir. Analizin nedenleri Cadence'e geri verildi ve Ar-Ge departmanı bu parçayı optimize etti ve geliştirdi. Güncellenen yazılım kullanılarak bu blokların sinyal EM analizi tekrar yapıldı ve sonuç Şekil 5'te gösterildi. Şekil 5'den iki sonucun temelde aynı olduğu ve ortalama% 1.5'lik bir sapma ile aynı olduğu görülebilir.
İkisinin eşleştirme sonuçlarıyla, projenin erken aşamasında Siganl EM analizi için Voltus'a girmek ve Innovus'ta EM sinyalini doğrudan analiz etmek ve düzeltmek ve son olarak ikinci onay için Voltus'u kullanmak artık gerekli değildir. Süreç büyük ölçüde basitleştirilmiştir:
(1) Innovus'ta analiz edin ve değiştirin;
(2) Karşı standart belgelerini çıkarın (nihai veriler);
(3) Sinyal EM analizi için Voltus'u kullanın (nihai veriler);
(4) Sonuçlar yakınlaşana kadar (1) - (3) arasındaki adımları tekrarlayın.
Yeni ve eski süreçlerde tek bir düzeltme sinyali EM turunun çalışma süresi karşılaştırılarak, karşılaştırma sonuçları Tablo 1'de gösterilmektedir. Tablo 1'den görülebileceği gibi, ortalama çalışma süresi 9,5 saatten 4,5 saate düşürülür, bu da çalışma süresini% 52,6 azaltır.
4. Sonuç
Yeni teknolojinin sürekli gelişimi, metal hat genişliğinin sürekli olarak azaltılması ve çalışma frekansının sürekli iyileştirilmesi ile birlikte, sinyal EM problemi, yavaş yavaş çipin fiziksel gerçekleştirilmesini engelleyen teknik zorluklardan biri haline geldi. Bu makalede, Innovus'un sinyal EM analizi sonuçlarını iyileştirerek, uzun ve zahmetli yinelemeler önemli ölçüde geliştirildi ve tasarım ve analiz verimliliği büyük ölçüde iyileştirildi.
Referanslar
Cadence.Innovus kullanım kılavuzu-Ürün Sürümü 16.22.
Cadence.Voltus IC güç bütünlüğü çözümü kullanıcı kılavuzu-Ürün Sürümü 16.21.2013.
Himanshu Bhatnagar. Gelişmiş ASIC çip sentezi. Kluwer Academic Publishers, 2002.
Cadence.Sinyal Elektromigrasyon (EM) Optimizasyonu, Voltus ve Innovus.Cadence Design Systems, Inc.
Chung-Kuan Cheng ve diğerleri VLSI ara bağlantı hatlarının analizi ve sentezi Yu Wenjian ve diğerleri Pekin: Tsinghua University Press, 2008.
