SoC-AET'ye dayalı yeni bir genel amaçlı füze kaynaklı bilgisayar sisteminin tasarımı
0 Önsöz
Yerleşik bilgisayar, füzeler ve güdümlü silahlar gibi uçuş kontrol sisteminin temel bileşenidir.Sadece füzenin konum ve tutum bilgilerini gerçek zamanlı olarak ölçmekle kalmaz, aynı zamanda kontrol talimatlarını da verir.Ayrıca, füze üzerindeki çeşitli bileşenlerin koordinasyonundan ve koordinasyonundan da yerleşik bilgisayar sorumludur. İşbirliği yapın. Modern güdümlü silahların sürekli geliştirilmesiyle, füze tabanlı bilgisayarların performans gereksinimleri de sürekli iyileştirildi.Bu nedenle, füze tabanlı bilgisayarların güçlü veri işleme yeteneklerine ve mantıksal hesaplama yeteneklerine sahip olması gerekiyor.Aynı zamanda, uygulama ortamlarının özelliği de füze tabanlı bilgisayarların gerekliliğini doğuruyor. Minyatürleştirme ve düşük güç tüketimi gereksinimlerini karşılayın.
Zheng Shuai ve diğerleri, DSP + FPGA'ya dayalı entegre navigasyon ve rehberlik bilgisayarı üzerinde çalıştılar ve temel algoritma işleme yongası olarak DSP ve çevresel giriş ve çıkış arayüzü olarak FPGA ile entegre bir bilgisayar tasarladılar ve temel veri işlemeyi ve DSP çekirdeğini paralel olarak hızlandırmak için FPGA'yı tam olarak kullandılar. Algoritma, güçlü kayan nokta hesaplama yeteneği gibi avantajlara sahiptir, ancak temel yönlendirme algoritmasını temelde hızlandırmaz.Aynı zamanda, çok çipli kombinasyonlu füze kaynaklı bilgisayarın tasarımı, minyatürleştirme ve düşük güç tasarımı için elverişli değildir. Chen Hang, System in a Package (SiP) teknolojisine dayalı bomba tabanlı bilgisayarı inceledi ve bomba kaynaklı bilgisayarın minyatürleştirilmesini gerçekleştirmek için DSP, FPGA ve çevresel devreleri çip üzerinde bir sistemde paketlemek için SiP teknolojisini kullanmak için özel bir yöntem önerdi. Bununla birlikte, çözüm, genel amaçlı füze kaynaklı bilgisayarların tasarım gereksinimlerini karşılayamaz ve yalnızca belirli gereksinimleri olan belirli durumlar için uygundur ve SiP teknolojisinin uygulama maliyeti nispeten yüksektir. Pan Ting, balistik diferansiyel denklemlerin çözümünün FPGA uygulamasını inceledi ve algoritma donanım ivmesini çok kanallı iki seviyeli paralel bir şekilde uygulamayı önerdi.Ancak, bir donanım tanımlama dili geliştirirken, geliştirme karmaşıklığı nispeten büyüktür ve yalnızca donanım bilgisi için uygun değildir. Biraz bilgiye sahip yazılım geliştiriciler. Aynı zamanda, VHDL veya Verilog HDL'nin taşınabilirliği düşüktür ve geçiş FPGA mantık hücre dizilerinin sayısıyla sınırlıdır.
Bu makale, temel verilerin genel arayüz tasarımı ve paralel işlenmesi için FPGA bölümünü kullanan SoC FPGA'ya dayalı yeni bir genel amaçlı füze kaynaklı bilgisayar tasarım şeması önermektedir. Aynı zamanda seri balistik diferansiyel denklemlerin hız ve doğruluğunu çözmek için VivadoHLS ivmesine dayalı balistik diferansiyel denklemlerin hesaplanması için bir yöntem önerilmiştir.Xilinx üst düzey sentez aracı Vivado HLS kullanılarak C dilinde yazılmış balistik diferansiyel denklemler HLS'ye göre işlenir. Spesifikasyon değiştirilir ve daha sonra kod bir donanım tanımlama diline dönüştürülür ve IP çekirdeği hızla oluşturulur, böylece seri balistik diferansiyel denklemin donanım ivmesi tamamlanır. Yonga üstü donanım işlemci sisteminin (Hard Processor System, HPS) balistik çözüm programı mantığının bir parçası ile birleştirilir ve balistik denklem çözümünün donanım ivmesini tamamlamak için füze kaynaklı bilgisayarın çevresel devresi ile işbirliği yapar. Deneysel karşılaştırma ve doğrulama yoluyla sonuçlar, şema tarafından önerilen SoC FPGA tabanlı genel amaçlı füze temelli bilgisayar donanım tasarımının entegrasyonunun önemli ölçüde iyileştirildiğini ve füze kaynaklı programın seri işleminin kombinasyonunun programın çalışmasını bir büyüklük sırasına kadar azalttığını ve program kaynaklı programın daha iyi bir hızlandırmasının elde edildiğini göstermektedir. Etki, güdümlü silahların çalışma gereksinimlerini karşılar ve belirli uygulama beklentilerine sahiptir.
1 SoC FPGA'ya dayalı yeni bir tür bomba tabanlı bilgisayarın donanım tasarımı
Füze kaynaklı bilgisayarın temel işlevleri iki bölüme ayrılmıştır: seyrüsefer ve uçuş kontrolü Seyir işlevi, eylemsizlik ölçüm birimi (IMU), uydu konumlandırma ve manyetometre gibi seyrüsefer ekipmanlarından bilgi almak ve balistik hesaplama yapmak ve Tahmin: Uçuş kontrol kısmı, nihai rehberlik amacını tamamlamak için esas olarak seyrüsefer işleminin sonuçlarına dayalı olarak uçuş kontrolünü gerçekleştirir. Örnek olarak belirli bir basit güdümlü füze türü ele alındığında, bu makalede önerilen SoC FPGA'ya dayanan yeni genel amaçlı füze kaynaklı bilgisayarın genel işlevsel yapı şeması, IMU, uydu konumlandırma modülü, jeomanyetik ölçüm modülü vb. Dahil olmak üzere Şekil 1'de gösterilmektedir. SoC'nin FPGA kısmı genel arayüz ve balistik diferansiyel denklem çözücünün tasarımını tamamlar ve HPS kısmı uydu konumlandırma sinyalleri, IMU sinyalleri ve manyetik sinyaller için birleşik çözüm programının tasarımını tamamlar.Aynı zamanda çalışma verilerini gerçek zamanlı olarak depolar ve test arayüzleri sağlar.
Arayüz kaynak tasarımı sürecinde, FPGA donanımının paralel özelliklerinden tam olarak yararlanın ve seri işlemci harici cihazlarla etkileşime girdiğinde kesinti, edinim ve iletişimin neden olduğu yavaş hız ve kaynak arama bozukluğu gibi sorunları önlemek için genel arayüz tasarımı gerçekleştirin. . Bu nedenle füze kaynaklı bilgisayarın çalışma sürecinde FPGA, SPI arayüzü veya IIC arayüzü üzerinden IMU'dan gerçek zamanlı olarak sinyal almak ve RS232 seri iletişim arayüzü üzerinden uydu konumlandırma bilgisini gerçek zamanlı olarak belirli bir frekansta örneklemek için tasarlanmıştır.Aynı zamanda AD örnekleme yoluyla jeomanyetizmadan da toplanır. Sensör verileri vb. FPGA parçası aynı zamanda Hall sensörü AD'yi örnekleyerek aktüatörün çalışma durumunu gerçek zamanlı olarak izler ve kontrol talimatlarını PWM çıkış arabirimi aracılığıyla aktüatöre iletir.
2 SoC FPGA seri ve paralel bomba tabanlı program tasarımına dayalı
2.1 Programın genel tasarımı
Füze üzerindeki programın hesaplanmasının özü, navigasyon verilerini gerçek zamanlı olarak ölçmek, balistik unsurları hızlı bir şekilde çözmek için harici navigasyon bilgilerini kullanmak ve kontrollü navigasyon için direksiyon dişlisine gönderilen düzeltme talimatlarını elde etmektir. Yukarıda bahsedildiği gibi, bu makaledeki yeni füze kaynaklı bilgisayar programı, dış veri arayüzünün genel tasarımı için FPGA bölümünü ve toplama ve işleme alt katmanını kullanır. En alt düzey veriler işlendikten sonra, HPS parçası, önceden belirlenmiş stratejiyi yürütmek ve hesaplamak için füzenin üzerinde program mantığını çalıştırır. Sistem balistik elemanları çözmek için balistik diferansiyel denklemi gerçekleştirdiğinde, HPS veriyi AXI veriyolu üzerinden FPGA kısmına iletir ve hesaplamayı çözmek için balistik diferansiyel denklem donanım çözücüsünü kullanır. Hesaplama tamamlandığında, bir yandan FPGA parçası sonucu HPS'ye döndürür ve HPS ileri işlem ve depolama kayıtlarını gerçekleştirir; diğer yandan FPGA parçası hesaplama sonucunu ve mevcut direksiyon dişlisi durumunu entegre eder, önceden belirlenmiş bir strateji ile düzeltme komutunu alır ve gönderir. Kontrol için harici direksiyon dişlisi aktüatörü. SoC FPGA'ya yüklenen programın genel akışı Şekil 2'de gösterilmektedir.
2.2 Yerleşik programın SoC donanım hızlandırma tasarımı
Bu makalenin tasarımında, alt veri toplama ve işlemenin tamamı FPGA tarafından tamamlanmıştır, bu nedenle HPS bölümünün yazılım yürütme süreci büyük ölçüde basitleştirilmiştir. FPGA donanım paralelliği özelliğini kullanarak, füze kaynaklı bilgisayarın veri toplama ve iletişiminin verimliliğini büyük ölçüde artıran, HPS yazılımının yazılım yürütme yükünü azaltan ve veri işlemenin sağlamlığını etkili bir şekilde artırabilen büyük miktarda düşük düzeyli veri etkileşimi ve işleme işi yürütülmesine emanet edilir. Harika, belirli bir derecede yazılım programı işlem hızlandırma etkisi ile. Bununla birlikte, programın yürütme sürecinde ana zaman alıcı kısmı balistik diferansiyel denklemi çözmektir.Bu nedenle, genel bir arayüz tasarlamak için yalnızca FPGA kullanmak ve HPS parçasının temelindeki veri işleme hacmini azaltmak, balistik çözüm süresini etkili bir şekilde azaltamaz. Benzer şekilde, seri balistik hesaplama işlemi için, yineleme sayısını ve adım uzunluğunu azaltmak ve yazılım kodunun optimizasyonunu iyileştirmek, aşırı hesaplama süresi sorununu ancak bir dereceye kadar iyileştirebilir.
Bu nedenle, bu makale, Vivado HLS yazılımını balistik diferansiyel denklemleri çözmek, balistik denklemlerin donanım çözümleyicisini gerçekleştirmek için donanım hızlandırması için kullanmayı ve füze kaynaklı bilgisayar yazılımının genel hızlandırmasını tamamlamak için füze kaynaklı programların seri ve paralel işleme kombinasyonunun yürütme modunu gerçekleştirmek için HPS yazılım bölümü ile işbirliği yapmayı önermektedir. .
2.2.1 Zynq SoC FPGA ve Vivado HLS
Vivado HLS, Xilinx tarafından başlatılan üst düzey bir sentez aracıdır.Dijital sistemi tanımlamak için C, C ++ veya SystemC dilini kullanır ve sistemi otomatik olarak kayıt dönüştürme düzeyine (Regisiter Transfer Level, RTL) koduna dönüştürür, yani donanım IP'si üretir. Seri programın paralel hızlandırmasını tamamlamak için çekirdek. Tasarım deseni Şekil 3'te gösterilmiştir.
Algoritma donanımı paralel hızlandırma için Vivado HLS kullanmanın avantajları şunlardır:
(1) Gelişmiş kod programlamanın kullanılması, geliştirme zorluğunu azaltmaya ve geliştirme verimliliğini artırmaya elverişlidir. HLS kod donanım dönüşümü gerçekleştirdiğinde, kullanıcıların, karmaşık mantık ve işleme ile balistik çözüm programının geliştirilmesinin, değiştirilmesinin ve bakımının verimliliğini artırmaya yardımcı olan bir donanım açıklama dili oluşturmak için yalnızca C dili programının kurulum özelliklerini değiştirmeleri gerekir.
(2) Yüksek taşınabilirlik. HLS yüksek seviyeli dil programlama girişi kullandığından, donanım açıklamasını içermediğinden ve yazılım standart bir veri yolu arabirimi sağladığından, kaynak kodu oldukça taşınabilirdir.
(3) Simüle etmesi kolay. HLS, C dilini doğrudan simüle edebilir ve simülasyon sonuçlarını doğrudan CPU uygulamasıyla karşılaştırabilir, bu da simülasyon verimliliğini etkili bir şekilde artırabilir.
2.2.2 Balistik diferansiyel çözüm hızlandırma ve SoC sistem tasarımı
Balistik diferansiyel denklemler için, yazılımın seri olarak yürütülmesinin ana zaman alıcı süreci, her yinelemenin çoklu çarpma ve bölme, trigonometrik fonksiyonlar ve karekök işlemlerini içerdiği yinelemeli hesaplama sürecidir. Aynı zamanda operasyon sürecinde, önceki ve sonraki iki veri birbiriyle ilişkilendirilir, bu tür bir yapı paralel donanım algoritmasını tamamen yeniden yazamaz. Bu nedenle, bu işlemi gerçekleştirmek için donanım tanımlama dilini kullanırken, ana hızlandırma fikri aynı önceliğe sahip işlemlere yansıtılır. Eşzamanlı işlem gerçekleştirmek için her yinelemeli işlem işleminde aynı düzey işlem için eşzamanlı bir işlem hattı oluşturulur, böylece zaman alıcı seri işlem büyük ölçüde azalır. Sistemin balistik diferansiyel denklemi aynı seviyede ve her bir dahili operasyon seviyesinde daha fazla operasyona sahip olduğunda, donanım senkronizasyon hızlandırma etkisi daha belirgindir.
Balistik diferansiyel denklemi çözmek için yazılımın tasarımı, işlevi yazmak için C dilini kullanmaktır ve donanım paralel hızlandırma tasarımı, yazılım kodunu RTL devresine dönüştürmek için HLS'yi kullanmaktır. Son olarak, HLS, seri yazılımdan IP çekirdeğini oluşturur ve SoC sistem tasarımını tamamlamak için gerçek mühendislik sentezine uygular. Bu nedenle, HLS kullanarak balistik denklemleri çözmek için donanım hızlandırma süreci Şekil 4'te gösterilmektedir. Bu yazıda tasarlanan füze kaynaklı bilgisayar SoC sistemi Şekil 5'te gösterilmektedir.
3 Deneysel sonuçlar ve analiz
Hesaplama yeteneklerini seri balistik hesaplama programları çalıştıran geleneksel füze tabanlı bilgisayarlarla karşılaştırmak için, bu makale araştırma nesnesi olarak belirli bir tür güdümlü mühimmat alır ve aynı parametrelere sahip üç set balistik uçuş simülasyon deneyi tasarlar.Deneylerde, balistik denklemlerin yineleme adımlarının tümüdür. 0.5'e ayarlayın, üçünün balistik hesaplamasında tek bir hesaplamanın zaman alıcı durumunu karşılaştırmak için programı sırasıyla ARM + FPGA, DSP + FPGA ve SoC FPGA'nın üç platformunda aynı anda yazın ve uygulayın. Bunlar arasında, ARM + FPGA ve DSP + FPGA karşılaştırma deneylerinde, balistik hesaplama programı tamamen seri olarak ARM veya DSP tarafından yürütülür ve FPGA yalnızca çevresel veri toplama işleminden sorumludur.
Deneysel sonuçlar Tablo 1'de gösterilmektedir. Bu simülasyon deneyinde ARM + FPGA platformunun en uzun süreyi aldığı ve hesaplama gücünün en zayıf olduğu, bunu DSP + FPGA platformunun hesaplama gücünün izlediği tablo analizinden görülebilmektedir. Bu makalede önerilen SoC FPGA'ya dayalı yeni füze kaynaklı bilgisayar platformu için, adım uzunluğu 0,5 olan bir balistik uçuş simülasyonu deneyi için en uzun tek hesaplama süresi yalnızca 3,9 ms'dir, bu temelde en çok zaman alan balistik denklem çözme nedeniyledir. Süreçte, seri hesaplamayı donanım paralel hızlandırmaya dönüştürmek için FPGA'nın paralel işleme özelliği kullanılır. Aynı zamanda FPGA'nın ana frekansı sadece 100 MHz olmasına rağmen çalışması Harvard yapısının komut setinden çok saat atımlarına dayanmaktadır.Aynı zamanda boru hattı işlemenin eklenmesi de balistik hesaplamayı bir ölçüde hızlandırmıştır.
Bu karşılaştırmalı deneyde, balistik simülasyon hesaplamasının önceden belirlenmiş parametreleri şunlardır: atış noktası ile hedef arasındaki mesafe yaklaşık 9200 m, yanal sapma yaklaşık 600 m ve mühimmatın toplam uçuşu yaklaşık 51 sn'dir. SoC FPGA tabanlı yeni genel amaçlı füze tabanlı bilgisayar tarafından elde edilen sonuçlara göre, yörünge simülasyon eğrisi Şekil 6-8'de gösterildiği gibi çizilir. Yüksek gerçek zamanlı gereksinimleri olan silah rehberliği alanı için, bu makalede önerilen yeni SoC FPGA tabanlı genel amaçlı füze tabanlı bilgisayar, hesaplama performansı gereksinimlerini tam olarak karşılamaktadır.
4. Sonuç
Mevcut konvansiyonel füze tabanlı bilgisayarların ve seri balistik programların özelliklerini analiz ederek, paralel ve çok çekirdekli işleme mimarisine sahip SoC FPGA ve Vicado HLS yüksek seviyeli sentez araçları kullanılarak, yeni bir tür genel amaçlı füze kaynaklı bilgisayar donanım tasarımı ve seri paralel füze kaynaklı program tasarımı önerilmektedir. Ve Füze kaynaklı bilgisayar sisteminin geliştirme döngüsünü büyük ölçüde kısaltmak için HLS yazılım geliştirme özelliklerini kullanın. Deneysel doğrulama sayesinde, fonksiyonel göstergelerin etkin bir şekilde tamamlanabilmesi ve balistik elemanların doğru bir şekilde hesaplanabilmesi öncülüğünde, yeni tip füze tabanlı bilgisayar, balistik çözüm denkleminin donanım yapısının minyatürleştirilmesi ve donanım paralel ivmesini gerçekleştirmiş ve iyi sonuçlar elde etmiştir. Deneysel sonuçların yüksek mühendislik pratik değeri vardır.
Referanslar
Sun Yuhuan, Li Yonghong, Yue Fengying ve diğerleri.LabVIEW'e dayalı füze kaynaklı bilgisayar test sistemi.Elektronik Teknoloji Uygulaması, 2015, 41 (6): 55-58.
Kong Depeng.Çok çekirdekli DSP'ye dayalı entegre bir füze tabanlı bilgisayarın tasarımı. Beijing: Beijing Institute of Technology, 2016.
Gao Min, Ren Hailong, Yang Fang ve diğerleri.DSP + FPGA'ya dayalı füze kaynaklı bilgisayarın tasarımı.Bilgisayar Ölçümü ve Kontrolü, 2014, 22 (12): 3995-3997.
Zheng Shuai, Zhang Li, Sun Changjun.DSP + FPGA'ya Dayalı Entegre Navigasyon ve Kılavuz Bilgisayarı Tasarımı Bilgisayar Ölçümü ve Kontrolü, 2016, 24 (12): 100-102, 121.
Chen Hang. SiP teknolojisine dayalı füze kaynaklı bilgisayar araştırması Elektromekanik ürün geliştirme ve yenilik, 2016, 29 (4): 14-16.
Pan Ting, Yang Fubiao, Zhu Yong ve diğerleri Runge-Kutta'nın balistik diferansiyel denklem çözümüne dayalı FPGA uygulaması Bilgisayar Ölçümü ve Kontrolü, 2015, 23 (12): 4217-4220.
Li Cuijuan, Ling Limin, He Ying, vb. Çift DSP'ye dayalı füze kaynaklı bir bilgisayarın tasarımı ve uygulaması Elektronik Teknolojisi, 2016 (6): 46-47, 45.
Li Yang. Gemideki bilgisayar programının optimizasyonu üzerine araştırma Havacılık Silahı, 2014 (5): 37-40.
Zhang Juntao, Wang Yuanwei, Pang Duo.Donanım hızlandırmalı bir OpenCV görüntü işleme yöntemi üzerine araştırma. Elektronik Teknoloji Uygulaması, 2015, 34 (22): 41-43.
Peng Xiwu, Zhang Tao. Vivado HLS'ye dayalı kenar algılama donanım hızlandırma uygulaması Elektronik Teknoloji Uygulaması, 2017, 43 (5): 70-73.
yazar bilgileri:
Jiang Xiaodong, Yu Jiyan
(Ulusal Savunma Anahtar Konu Laboratuvarı, Nanjing Bilim ve Teknoloji Üniversitesi, Nanjing 210094, Jiangsu)
