Yüksek hızlı analogdan dijitale dönüştürücünün dönüştürme hata oranı şifre çözme
Kaynak: ADI Yazar: Ian Beavers
Diğer birçok yarı iletken cihaz gibi, yüksek hızlı analogdan dijitale dönüştürücüler (ADC'ler) her zaman beklediğimiz kadar mükemmel performans göstermez. Zaman zaman normal işlevlerini aşan nadir dönüştürme hataları üretmelerine neden olan bazı katı sınırlamaları vardır. Ancak, test ve ölçüm ekipmanı gibi birçok gerçek örnekleme sistemi, yüksek ADC dönüştürme hata oranlarına izin vermez. Bu nedenle, mühendislerin uygun beklenen performansa sahip sistemleri tasarlayabilmeleri için yüksek hızlı analogdan dijitale dönüştürme hata oranının (CER) frekansını ve genliğini ölçmek çok önemlidir.
Yüksek hızlı veya GSPS ADC (saniyede giga örnekleme ADC) nispeten seyrek dönüşüm hataları yalnızca tespit edilmesini zorlaştırmakla kalmaz, aynı zamanda ölçüm sürecini çok zaman alıcı hale getirir. Bu süre genellikle milisaniye aralığını aşarak saatlere, günlere, haftalara ve hatta aylara ulaşır. Bu zaman alan testin yükünü azaltmaya yardımcı olmak için, sonuçların kalitesini korurken bit hata oranını belirli bir "güven" kesinliği ile tahmin edebiliriz.
Bit Hata Oranı (BER) ve Dönüştürme Hata Oranı (CER)
Seri veya paralel dijital veri iletiminde bit hata oranının dijital eşdeğerine benzer şekilde, dönüştürme hatası oranı, dönüştürme hataları sayısının toplam örnek sayısına oranıdır. Ancak, BER ve CER arasında bazı belirgin farklılıklar vardır. Dijital veri akışındaki BER testi, iletimin her iki ucundaki ortak çekirdek değerleri kullanılarak vericide başlatılabilen uzun sözde rasgele bir dizi kullanır. Alıcının ideal iletimi alması bekleniyor. Alınan veriler ile ideal veriler arasındaki farkı gözlemleyerek, BER doğru bir şekilde hesaplanabilir. İki uç arasındaki sözde rasgele dizi verilerindeki uyumsuzluk (çekirdek değerine bağlı olarak) bir bit hatası olarak kabul edilir.
CER'den farklı olarak, hata ölçümü saf bir dijital karşılaştırma kadar basit değildir. ADC dönüştürme işlemi her zaman küçük doğrusal olmayan özelliklere sahip olduğundan, sistem gürültüsü ve seğirmesine ek olarak, beklenen veriler ile gerçek veriler arasındaki kesin farkı belirlemek her zaman mümkün değildir. Bunun yerine, dönüştürme hataları ile tolere edilebilir beklenen gürültüye sahip numuneler arasındaki sınırı belirlemek için bir hata eşiği belirlenmesi gerekir. Bu, dijital BER'den farklıdır ve gönderilen ve alınan beklenen verilerin tam bir karşılaştırmasını yapmaz. Bunun yerine, numune hatası önce ölçülmeli ve ardından dönüştürme hatasının, dönüştürücü ve sistemin beklenen doğrusal olmayan aralığı içinde olup olmadığı belirlenir.
Metastabil
Yüksek hızlı ADC'lerde dönüştürme hatalarının yaygın bir nedeni, metastabilite adı verilen bir olgudur. Yüksek hızlı ADC'ler genellikle analog sinyalleri dijital değerlere dönüştüren farklı dönüştürme aşamalarında birçok merdiven karşılaştırıcı kullanır. Karşılaştırıcı, analog girişin referans noktasının üstünde mi yoksa altında mı olduğunu belirleyemezse, bir hata koduna neden olabilecek yarı kararlı sonuçlar üretecektir. Bu, iki karşılaştırıcının girişleri arasındaki fark çok küçük veya sıfır olduğunda ve şu anda doğru karşılaştırma yapılamadığında gerçekleşebilir. Bu hata değeri ardışık düzen boyunca yayılacağından, ADC önemli dönüştürme hataları üretebilir.
Şekil 1. Bu temel merdiven şeklindeki karşılaştırıcı tasarımı, karşılaştırıcı karar noktasının geçiş hatası olasılık noktasını (metastabilite) verir. AIN = VA varsayıldığında, ortadaki karşılaştırıcı sınırlı dönüşüm süresi içinde kararlı çıktıyı ayırt edemeyebilir, bu da birden çok olası yanlış bit ve bit kombinasyonuna neden olur.
Diferansiyel analog giriş nispeten büyük bir pozitif veya negatif değer olduğunda, karşılaştırıcı farkı hızlı bir şekilde hesaplayabilir ve net bir karar verebilir. Fark değeri küçük veya sıfır olduğunda, karşılaştırıcının karar vermesi için gereken süre çok daha uzun olacaktır. Karşılaştırıcı çıkışı bu karar noktasından önce kilitlenirse, yarı kararlı bir sonuç üretilecektir.
Neyse ki bu sorunu hafifletebilecek tasarımlar var. İlk olarak, en bariz yöntem, karşılaştırıcının belirsizlik aralığını çok küçük olacak şekilde tasarlamak ve karşılaştırıcıyı mümkün olan maksimum analog giriş koşulları aralığında doğru kararlar almaya zorlamaktır. Ancak bu, devre gücünün ve tasarım boyutunun artmasına neden olabilir.
İkinci yöntem, analog girişin bilinen karşılaştırıcı çıkış değerine oturması için en uzun süreye izin vermek için karşılaştırıcı örnekleme süresini mümkün olduğunca geciktirmektir. Bununla birlikte, bu yöntemin çeşitli sınırlamaları vardır, çünkü en uzun gecikme yalnızca geçerli örnekleme süresinin sonuna kadar sürebilir ve ardından karşılaştırıcı bir sonraki örneği işlemeye devam etmelidir.
Üçüncü yöntem, yüksek hızlı ADC dönüştürme işleminin sonraki aşamalarında karşılaştırıcı tarafından ortaya çıkan belirsizliği dijital olarak telafi eden akıllı hata algılama ve düzeltme algoritmalarını kullanmaktır. Karşılaştırıcı izin verilen maksimum süre içinde bir karar veremezse, mantık yokluğu algılayabilir. Bu bilgiler daha sonra gelecekteki dahili ayarlamalar için ilgili örneklere eklenebilir. Bu alarm algılandığında, dönüştürücüden numune çıktısı alınmadan önce hatayı düzeltmek için bir son işlem adımı kullanılabilir. Bu, Analog Cihazlardan 12 bitlik, 2,5 GSPS ADC olan Şekil 2'deki AD9625'ten görülebilir.
Şekil 2. Karşılaştırıcının belirsizliği AD9625 analogdan dijitale dönüştürme sürecinde belirlenebilir. Kalibrasyon komutu, numuneyi kalibre etmek ve ardından dönüştürücüden çıktı almak için sonraki bir adımda yürütülebilir.
Güven
CER güven seviyesi (CL), belirli bir başarısızlık oranı için doğru olmadığında gelecekteki hataların tahmin edilen beklentilerini ifade eder. Bu, belirli bir CER için alınan toplam numune sayısını azaltabilir, ancak% 100 kesinliği garanti etmemek pahasına. Matematiksel açıdan mutlak% 100 kesinliğe ulaşmak için sonsuz süreli örnekler elde etmek gerekir. Bu nedenle, endüstri deneyimine dayanarak,% 95 güven seviyesi bilinen değere oldukça yakındır ve belirsizlik ile ölçüm zamanı arasında bir denge sağlanmıştır. Test yüz kez tekrarlanırsa, bit hata oranının 95 katı doğru bir şekilde tanımlanabilir.
Bazen yanlışlıkla, test sırasında bir hata tespit edildiğinde, sürecin sona ereceğine ve son dönüştürme hata oranını bulacağına inanıyoruz. Bu ne doğru ne de eksiksiz. Süreçte hata olup olmadığına bakılmaksızın, dönüşüm hata oranını ve ilgili güveni test edebilirsiniz. Bununla birlikte, belirli bir güven seviyesinde bir hata tespit edilirse, ölçülen numune sayısı, hatasız numune sayısına kıyasla arttırılmalıdır. Bu etki aşağıdaki Şekil 3'te gösterilmektedir.
Şekil 3. N * CER'e karşı güven ve yanlış tespit sayısı. Hata tespit edildikten sonra CER testine devam edilebileceğini, ancak aynı güven düzeyini elde etmek için ölçüm numunelerinin sayısının artırılması gerektiğini unutmayın.
Aşağıdaki formül, güven, bit hata oranı ve örnek sayısı arasındaki doğal logaritmanın matematiksel ilişki ifadesini verir:
N = ölçülen numune sayısı
CER = dönüştürme hatası oranı
CL = güven
E = tespit edilen hataların sayısı
Hata tespit edilmediğinde formül basitleştirilir, sağdaki terim sıfıra eşittir ve sonuç yalnızca soldaki terime bağlıdır. Güvenlilik% 95 olduğunda ve hiçbir hata tespit edilmediğinde, gerekli örnek sayısı yalnızca beklenen CER'nin tersi 3 ile çarpılır. % 100 güvenilirliğe kadar doğru olduğunda, yani herhangi bir CER değeri için CL = 1.0 Matematiksel bir bakış açısına göre, sonsuz sayıda -ln (0) sonsuzluk örneği (N) elde etmek gerekir.
Hata eşiği
Yüksek hızlı ADC'lerdeki tüm dönüştürme hataları "eşit doğuştan" değildir. Hata payı kritiktir çünkü bazı hatalar kesinlikle diğerlerinden daha önemlidir. Örneğin, bir veya iki en az önemli bit (LSB) hatası, sistemin beklenen gürültü tabanı içinde olabilir ve hatta anlık performansı etkilemeyebilir. Ancak, en önemli bit (MSB) hataları ve hatta tam ölçekli hatalar, sistem hatası olaylarına neden olabilir. Bu nedenle, CER testinin, dönüşümdeki hataların ciddiyetini belirlemek için bir mekanizma veya eşiğe sahip olması gerekir.
Şekil 4. Bir üst limiti ve bir alt limiti olan ADC örneğinden yeniden yapılandırılmış sinüs dalgasını görebilirsiniz. Kod sınırı aştığında, bu bir dönüştürme hatası olarak kabul edilir. Eşik aralığı içindeki küçük doğrusal olmayan anormal numuneler dönüştürme hataları olarak kabul edilmeyecektir.
Dönüştürme için hata eşiği, ADC'nin bilinen lineerlik eksikliğini, ayrıca saat titreşimini ve dönüştürücünün yeteneklerinin ötesinde diğer sistem gürültüsünü içermelidir. Herhangi bir örnek için, bunlar genellikle 4 veya 5'e kadar en az önemli bit (lsb) veya 14 bitlik bir ADC'nin 16-32 kodlarını toplar. ADC çözünürlüğüne, sistem performansına ve uygulamanın bit hata oranı gereksinimlerine bağlı olarak bu değer biraz farklı olabilir. İdeal değerle karşılaştırmak için bu hata bandını kullandıktan sonra, bu sınırı aşan örnekler dönüştürme hataları olarak kabul edilecektir. Geleneksel video ADC'lerinde bu hataya "flaş kodu" denir çünkü video ekranında parlak beyaz piksel titreşmesine neden olur.
Dönüştürücünün kabul edilebilir bit hata oranı, büyük ölçüde sinyal işleme sistemine ve sistem hatası tolerans gereksinimlerine bağlıdır. Örneğin, arka bahçedeki mobil Bluetooth interkom sistemlerinin kullanıcıları, birkaç saat içinde farkına bile varmadan birkaç hatayı tolere edebilir. Uzay uydularındaki kritik görev sensör devre kartları için, dönüştürücünün belirsizliğinin en aza indirilmesi gerekebilir, aksi takdirde uydu gökten düşebilir. Geri adım atmak, o kadar ciddi olmasa bile, kötü TV alımı gibi son derece kötü şeyler olabilir.
Geçmişte ölçülen GSPS ADC dönüştürme hata oranı genellikle 1e-14'ten düşük değildir. 1e-12 bit hata oranı için bu, dönüştürücünün 1e-12 (1 trilyon) örnek içinde dönüştürme hataları olmaması gerektiği anlamına gelir. 1e-15'in bit hata oranı, dönüştürücünün 1e-15 (1 milyonun dördüncü kuvveti) örnek içinde dönüştürme hataları olmaması gerektiği anlamına gelir. Bu sayılar büyük görünse de, günümüzün gelişmiş dönüştürücü teknolojisinin yüksek örnekleme oranıyla, CER testi hala yapılabilir. Bununla birlikte, 8 ns örnekleme oranına sahip 125 MSPS dönüştürücü için 1 trilyon örnekleme 800 saniye (1e-12 × 8 ns) sürecektir, bu da yaklaşık 13 dakikadır. 1 milyonluk dördüncü dereceden örnekleme 800.000 saniye (1e-15 × 8 ns) veya 9,24 gün sürecektir. Bu bit hata oranlarında% 95 güven elde etmek için, bu örnekleme sürelerinin her birini 2.996 ile çarpmak gerekir.
Şekil 5. CER ile hata payı eşiği arasındaki ilişki. Test için belirlenen hata eşiği sınırı (ADC kodunda), belirli bir güven düzeyinde CER'yi etkileyecektir.
Şekil 6. Şekil, CER testi için iki örnekleme senaryosunu göstermektedir. En üstteki durum, analog sinyali Fs / 2'den biraz daha hızlı bir hızda örneklemektir, burada yalnızca diğer tüm örnekler karşılaştırılır. İdeal olarak, iki ardışık örnek, birden fazla LSB koduyla farklılık göstermez. Aşağıdaki senaryo, iki bitişik örneğin birden fazla LSB kodu ile farklılık göstermemesi için nispeten yavaş analog girişi aşırı örneklemektir.
CER testi
Aşağıdaki basitleştirilmiş işlevsel blok şeması, dahili ADC çekirdeğinin CER'sinin nasıl test edileceğini gösterir. ADC maksimum kodlama hızında veya yakınında örnekleme yaparken, analog giriş olarak nispeten yavaş bir sinüs dalgası kullanılabilir. Analog giriş sinyali, iki bitişik örnek arasında beklenen mutlak fark, sistem gürültüsü göz ardı edilerek 1 LSB kodundan fazla olmayacak şekilde planlanmalıdır. İdeal olarak, analog giriş sinyali tam ölçekli aralıktan biraz daha büyüktür, böylece tüm ADC kodları kullanılabilir. Analog giriş ve kod örnekleme oranı, daha uzun bir tutarlılık süresi oluşturmak için hesaplanmalıdır ve ADC, aynı kod düzeyinde tutarlı örnekleme gerçekleştirmez.
Şekil 7. CER testi, iki ardışık ADC örneğini ve önceden belirlenmiş bir hata eşiğini karşılaştırır. Sayaç, hatanın meydana gelme sayısını, genliğini ve örnekleme yeri tanımlayıcısını kaydeder.
Sistem, iki bitişik örnek arasındaki genlik farkının eşik sınırını aştığı durumu izlemek için bir sayaç kullanır ve bu durumu bir dönüştürme hatası olarak sayar. Bu sayaç, tüm test boyunca hataların kümülatif toplamını korumalıdır. Sistemin beklendiği gibi çalışmasını sağlamak için hata payı ile ideal durum arasındaki ilişki de kaydedilmelidir. Test için gereken süre, örnekleme oranına, gerekli test dönüştürme biti hata oranına ve gerekli güven düzeyine bağlı olacaktır.
Ölçüm ve simülasyon
Daha düşük bir CER'ye sahip bir ADC seçerken, sistem mühendisi listelenen gerçek ölçülebilir spesifikasyonları sadece tasarım simülasyon örneklerine dayalı olanlardan ayırt edebilmelidir. Örneğin, 1 GSPS ADC'nin% 95 güven altında 1e-18 CER değerine sahip olduğu ve hiçbir hata koşulunun tek başına devre simülasyonuna dayalı olması veya yaklaşık bir yüzyıl boyunca sürekli ölçüm olması gerektiği ifadesi. Nispeten hızlı 1 GSPS ADC kullanılsa ve örnekleme oranı 1 ns olsa bile, 1e-18 CER'i% 95 CL'ye doğru yapmak için, yaklaşık 95 yıl olan 2.996 milyar saniye (2.996 × 1e18 × 1ns) tüketecektir. Sisteminizin ADC dönüştürme bit hata oranının yalnızca simülasyon ve ekstrapolasyon ile değerlendirilmesini mi yoksa laboratuvardaki gerçek ölçüm sonuçlarına göre bunu belirtmesini mi istiyorsunuz?
özet
Dijital bit hata testi kavramından farklı olarak, GSPS ADC dönüştürme hata oranı testinin bile doğru ölçüm sonuçları alması uzun zaman alır. CER testinin güven düzeyinin% 100'ün altına ayarlanması gerekir çünkü sonsuza kadar ölçülemez. ADC örnekleri, gerçek bir dönüştürme hatası olarak önemi belirlenmeden önce eşik ile karşılaştırılmalıdır. Gerçek zamanlı test sistemi, eşiği aşan ciddi sapmalar elde etmek için bitişik örnekleri karşılaştırır.
Tipik dönüştürücü mimarileri, bazı sistemler için kabul edilebilir ölçüm dönüştürme hata oranlarına ulaşabilir ve yeni tasarımlar ve hata algılama algoritmaları, daha iyi performans elde etmek için sınırları zorluyor. ADI'nin 12 bitlik 2,5 GSPS ADC AD9625 hiyerarşik karşılaştırma ardışık düzeni iç çekirdeği, ardışık düzen işlemenin erken aşamasında ADC dönüştürme hatalarını tespit etmek ve ardından hataları daha sonraki aşamada işleyip düzeltmek için özel teknoloji kullanır. Bu, 1e-15'ten daha iyi bir endüstri lideri ölçüm CER'i ve 12 bitlik bir GSPS ADC'de% 95'lik bir CL elde eder.
Bilgi önerisi:
"Yeni Konsept Analog Devreler" tam beş ciltlik koleksiyon tek tıklamayla indir! Bir de şanslı çekiliş var!
Ücretsiz indirme kanalı
Tıklamak "Orijinali okuyun" Kitabı alabilirsin
Bağlantıyı kopyala https://dwz.cn/GKgY0K1B Ayrıca tarayıcıdan da alabilirsiniz ~
Dört yıl sonra, alkışlanan "Merhaba, Amplifikatör" ün ardından, Xi'an Jiaotong Üniversitesi Elektrik Mühendisliği Okulundan Bay Yang Jianguo, "Yeni Konsept Analog Devreler" kitabıyla geri döndü! Kitapta beş cilt var, yaklaşık 500.000 kelime, aynı mizah, aynı sosyal dil ve sıkıcı ve derin analog elektronik bilgisini basit ve kolay bir şekilde açıklıyor.
"Yeni Kavramsal Analog Devreler" serisi, "Transistörler", "Negatif Geri Besleme ve İşlemsel Yükselteçler", "İşlemsel Yükselteç Devrelerinin Frekans Karakteristikleri ve Filtreleri", "Sinyal İşleme Devreleri" ve "Kaynak Devreleri · Sinyaller ve Güç Kaynakları" içerir. İçeriğin bir kısmı Profesör Yang tarafından kendi deneyinden veya simülasyon özetinden sonra yazılmıştır ki bu çok değerli.
Profesör Yang, "Kitap analog elektronik hakkında çok fazla bilgi içerse de, asla aldatıcı isimlerle her şeyi kapsayan bir hodgepodge olmayacak." Şu anda, 70.000'den fazla kişi okuyucuların rahatlığı için bu kitap serisini indirdi ve okudu. Beş ciltlik koleksiyon versiyonu artık mevcut ve tek bir tıklama ile indirebilirsiniz! Bir de şanslı çekiliş var! !
Simülatör, ne bekliyorsunuz? Hızlı tıklama "Orijinali okuyun" İndirin ve öğrenin! Bir sonraki model güç kralı olabilirsiniz.
