Entegre devre üretim teknolojisinin kısa bir tarihi
Entegre devrelerin tarihi, sadece iki transistörün bir invertör oluşturduğu 1958'de TInin ilk Flip-Flop devresiyle başladı. Şimdiye kadar, bir milyar transistör CPU oldu ve bunların sürekli olarak ölçeklenebilir olması için yarı iletken üretim endüstrisinin teknolojik ilerlemesinden gelmesi gerekiyor.
Yarı iletken, esas olarak "0" ve "1" in ikili dönüşümünü gerçekleştirebildiği ve donanımın vakum tüpünden (Vakum Tüpü) başladığı için bir gerçeklik haline gelebilir. İkinci Dünya Savaşı sırasında, elektronik bilgisayarlar esas olarak iletişim kodu çözme için kullanılmaya başlandı, ancak bu transistörlerin performansı, yarı iletken endüstrisinin gelişimini dolaylı olarak engelleyen sorun giderme süresini hızla düşürecek ve artıracaktı.
1947'ye kadar Bell Laboratuarlarının üç öncülünden biri William Shockley'di ve nokta temaslı Ge transistörü icat ettiler ve 1950'de, Shockley ilk BJT'yi icat etti. Vakum diyotlarıyla karşılaştırıldığında güvenilirlik, güç tüketimi ve boyut büyük ölçüde iyileştirildi. Özellikle BJT, elektrik anahtarı olarak kullanılabilen üç terminalli bir transistördür ve terminallerden biri kontrol terminali olarak kullanılabilir. 1958'de TI'dan Jack Kilby, Silikon üzerine iki BJT yaptı ve "Silikon Çağı" nı başlattı. İlk devrelerin tümü BJT ile yapılmıştır.BJT prensibinden, BJT akımla (Baz artı akım) sürülür ve Ice çift taşıyıcılı bir cihazdır, bu nedenle büyük sürüş akımına ek olarak, Sorun, statik sızıntının da büyük olmasıdır, bu nedenle devreniz çok büyükse, kaçak güç kaybınız kabul edilemez, bu da uygulamasını sınırlar.
1963 yılında Fairchild, NMOS ve PMOS simetrik tamamlayıcı cihazlardan oluşan bir CMOS devresi icat etti Bu, şu anda aşina olduğumuz CMOS teknolojisidir. Kontrol kutbu Kapısı, Geçit Dielektrik elektrik alanı boyunca kapının bağlanmasıyla gerçekleştirildiğinden, kontrol akımı tarafından üretilen statik güç tüketimi yoktur, bu nedenle teorik statik güç tüketimi "0" a ulaşabilir (tabii ki, hala Geçit kaçağı vardır). Aslında, ilk IC'ler devreyi gerçekleştirmek için yalnızca NMOS + BJT kullanıyordu, ancak o sırada Twin Well teknolojisi olmadığı için PMOS kullanmıyorlardı. 1980'lere kadar CPU transistörlerinin sayısı birkaç bine ulaştı ve şu anda güç tüketimi artık kabul edilemezdi ve CMOS (Twin Well) dönemine girmek zorunda kaldı.
Sonraki yıllar, hız, yoğunluk ve performans iyileştirmeleri getiren 1965'te doğan Moore Yasası'nın düzenli ölçeklendirilmesini takip etti. Bulk-Si'den 32nm'ye kadar gitmek imkansızdı ve ancak o zaman Planar'dan 3D FinFET ve SOI teknolojisine geçmeye başladı.
1. MOSFET cihazları:
MOSFET, Metal-Oksit-Yarıiletken Alan Etkili Trasistor'dan gelir.Metal, kontrol elektrodu olarak Geçit kapısını kullanırken Oksit, alan etkili ters çevirme kanalı olarak geçit oksit kullanır. Yarıiletken, doğal olarak alt tabaka kanalının silikonu ve Alan Etkisidir Doğal olarak, çalışma prensibi, kontrol elektrodunun, kaynak-boşaltma iletimini gerçekleştirmek için geçit oksit tabakası boyunca bir ters çevirme kanalını indüklemek için geçit voltajına dayanması ve böylece "0" ve "1" dönüşümünü gerçekleştirmesidir.
a, MOS yapısı
MOSFET, kapı, kaynak, drenaj ve gövde olan dört terminalli bir yapıdır. Yapı üzerindeki geçit, düşük dirençli malzemeden yapılmıştır ve bununla alt tabakanın kanalı arasında ince bir geçit oksit tabakası vardır. Genel olarak, kaynak ve drenaj, alt tabakaya ve kanala zıt katkılı tiplerdir (örneğin, NMOS'un kaynağı ve tahliyesi N-tipidir ve alt tabaka ve kanal P-tipidir), bu nedenle kaynak ve tahliye kendi PN bölümü kapalıdır. Ancak geçide voltaj uygulandığında (NMOS için pozitif voltaj ve PMOS için negatif voltaj), kanal yüzeyinde geçit oksit katmanı yoluyla bir elektrik alanı indüklenir, böylece substratın azınlık taşıyıcıları kanal yüzeyine adsorbe edilir ve birikir. Ters çevirme tipi nihayet kaynak ve drenaj katkısı ile aynı hale gelir, böylece kaynak ve drenaj iletimini gerçekleştirir. Genel olarak, kapının açılma gerilimi (Vt), kapının ve alt tabakanın çalışma fonksiyonu, geçit oksidin kalınlığı / kütlesi ve alt tabakanın katkılama konsantrasyonu tarafından belirlenir.
b. Neden Poly'yi geçit malzemesi olarak kullanmalısınız?
Orijinal MOSFET icat edildiğinde, kullanılan kapı malzemesi metal alüminyumdu, bu yüzden POS değil, haha olarak adlandırılıyordu.
Ancak daha sonra Poly olarak gelişti. Esas olarak Metal Kapı bir "Son Kapı" işlemi olduğu için, önce Kaynak / Boşaltma yapın ve ardından alüminyum kapı kapısı olarak kullanın, ancak sorun, kapı, kaynak ve drenajın, kapının, kaynağın ve drenajın Bağlandı (genellikle 2.5um alüminyum geçit MOSFET kaynağı ve drenaj örtüşmesi 0.5um'dur). Bununla birlikte, böyle bir örtüşme kapasitansı (Cgs / Cgd), toplam Miller kapasitansında bir artışa ve devre hızında bir azalmaya yol açar.
Geçit ve kaynak tahliye kaplama kapasitansı sorununu çözmek için, kendinden hizalı kaynak ve tahliye kullanmak, önce kapıyı yapmak ve sonra kendi kendini hizalamayı sağlamak için kaynak / tahliye implantına vurmak için geçidi maske olarak kullanmak gerekir. Bu "Kapı-İlk" işlemidir. .
Ancak "Gate-First" işleminin de kendi sorunları vardır, çünkü kaynak ve doping dopinginin etkinleştirilmesi için 800C'nin üzerindeki yüksek bir sıcaklığı geçmesi gerekir. Ve orijinal alüminyum ızgara kullanılırsa, 800C'lik yüksek sıcaklığa dayanamaz (saf alüminyumun erime noktası 660C'dir ve AlSiCu alaşımının erime noktasıdır. < 500C). Bu nedenle Poly, "Gate-First" işlemi için bir kapı malzemesi olarak kullanılır, ancak Poly yüksek bir dirence sahiptir, bu nedenle daha sonra katkılı poli tanıtılmıştır.
Geçit malzemesinin poly olarak değiştirilmesinin sebebinin iş fonksiyonu olduğu da söyleniyor.Metal'in çalışma fonksiyonu çok yüksek olduğundan Vt 3 ~ 5V'a ulaşabilir.Bu önceki MOSFET'te kabul edilebilir, ancak mikron altı çağda kesinlikle kabul edilmeyecektir, bu yüzden Poly kullanılabilir. İş fonksiyonunu ayarlayın ve ardından doping ile Vt'yi ayarlayın.
c. MOSFET'in çalışma prensibi
MOSFET'in anahtarı, cihazın kaynağının ve boşaltımının kapanmasını ve açılmasını kontrol eden kapıdır, bu nedenle bir musluğun anahtarı gibidir. NMOS'u örnek olarak alın (kaynak ve drenaj N tipidir ve kanal ve substrat P-tipidir) Kapıya pozitif bir voltaj uygulandığında, substrat kanal yüzeyi ters çevrilene kadar kanal yüzeyine bağlanır ve azınlık taşıyıcıları indükler. Kaynağı bağlayın ve boşaltın. Tüm süreçte, kaynak ve drenaj N-tipi ve substrat P-tipinin iki PN bağlantısı sıfır önyargılı veya ters eğimli olmalıdır (Kaynak ve Gövde topraklanmıştır ve Drenaj pozitif bir voltaja bağlıdır), bu nedenle bu bir PN bağlantı izolasyon cihazıdır.
Chuangxin konferans salonu yeni sınıf çevrimiçi, öğrenmeye katılmak için QR koduna uzun basın
2. Ölçeklendirme Yan Etkisi: Küçük boyut Etkisi
"Mikro-Elektro-Mekanik Sistemin Temelleri" (Sayfa-9) bölümünden alıntı yapacak olursak, "Minyatürleştirmeden sonra her şey daha iyi performans elde etmeyecektir. Boyut küçüldüğünde bazı fiziksel etkiler performansı kötüleştirecektir. Çünkü bazı cihazlar makroskopik cihazlar için göz ardı edilebilir. Aniden mikroskobik boyutun fiziksel etkisi çok belirgin hale gelir. Bu ölçek yasasıdır. Örneğin pireler kendi boylarının düzinelerce katı zıplayabilir, ancak filler yapamaz. "
MOSFET için, drenaj ters ön gerilim ile uygulandığında, PN bağlantısının tükenme bölgesi genişleyecek ve kanal bölgesine uzanacaktır, bu nedenle etkin kanal uzunluğu Leff = Lpoly-2 * Tükenme, eğer kanal uzunluğu yeterince uzunsa, Leff Yaklaşık olarak Lpoly'ye eşittir, ancak Lpoly çok küçük olduğunda, tükenme bölgesinin Lpoly'ye oranı çok büyüktür ve göz ardı edilemez, bu nedenle kısa bir kanal etkisi vardır.
Daha sonra, orantılı azaltmanın neden olduğu bir dizi sorunu tartışacağız:
a. Taşıyıcı hızının doygunluğu ve hareketliliğin azalması:
Kanaldaki taşıyıcıların hızı kanalın elektrik alanı ile ilgilidir.Elektrik alan arttığında hız her zaman doygunluğa ulaşacaktır.Bu hız doygunluk etkisidir, bu nedenle doyma bölgesindeki akım drenaj geriliminin artmasıyla artmaz. Üstelik, yüksek bir elektrik alanı altında, taşıyıcı saçılması daha ciddidir ve bu da hareketliliğin azalmasına neden olacaktır ve oksit tabakası ara yüz saçılması da ciddi olacaktır, bu nedenle taşıyıcı hareketliliği daha da azalacaktır.
b. Sızıntı voltajı, potansiyel bariyerin azalmasına neden olur:
Kısa oluğun neden olduğu bir başka sorun da, boşaltma terminali voltajının kanalın yüzey bariyerini değiştirerek Vt'nin düşmesine neden olmasıdır. Uzun kanallı cihazın kanal bariyeri kapı voltajı Vg tarafından belirlenir, ancak kısa kanallı cihazın kanal bariyeri kapı kaynağı voltajı (Vgs) ve kapı boşaltma voltajı (Vgd) tarafından belirlenir. Boşaltma voltajı artarsa, boşaltma PN birleşme noktası tükenme bölgesi, kapının altında yanal olarak uzar Bu nedenle, Vg nispeten düşük olduğunda, kanal yüzey engeli, elektrik alanındaki artış nedeniyle azalır, böylece taşıyıcılar yine de kayabilir. Buna Alt Eşik Sızıntısı da denir. Ayrıntılar için bkz. "MOS Cihaz Teorisi-DIBL, GIDL".
c. Kaynak ve drenaj geçişi:
Bunun DIBL'den farklı olmadığını hissediyorum.Ayrıca boşaltma terminal voltajının neden olduğu bir problem.Depletion bölgesinin genişliği kanala doğru uzanıyor ve kaynağın tükenme bölgesi kazara çarpıştı. DIBL'den farklı olarak, biri kanal bariyeri için VT'yi değiştirmektir, diğeri ise kaynağın sızıntıya neden olmasıdır.
d. Sıcak taşıyıcı etkisi:
Bu da bir sebeptir.Kanal uzunluğu azalır ve kanalın elektrik alanı artar.Drenaj voltajı yükselirse, tükenme bölgesinin uzamasına neden olur.Kaynak ne kadar yakınsa, kaynağı daha da artırır ve yanal elektrik alanını boşaltır, böylece kanal akımı taşır. Elektron çarpışması şiddetlidir ve birçok elektron deliği çifti üretilir ve bu elektron deliği çiftleri, Isub'u oluşturmak için alt tabakaya girmek için geçit voltajı tarafından sürülür. Neden sıcak taşıyıcılar deniyor? Elektrik alanı arttığı için, taşıyıcı hızlanır ve kinetik enerji artar, böylece elektronların sıcaklığı yükselir, ancak siz hissedemezsiniz. Neden NMOS genellikle PMOS'tan daha iyidir, çünkü NMOS bir elektrondur ve PMOS boşken kütlesi küçük ve hızlıdır. Delik kütlesi büyüktür ve hız düşüktür ve kinetik enerji E = 1/2 * m * v ^ 2, dolayısıyla hız baskındır.
3. Ölçeklendirme Çağında İnovasyon
a. Hareketlilik hızlandırıcı: Gerinim Silikon.
Daha önce bahsedildiği gibi, cihaz daralmasının neden olduğu taşıyıcı mobilite düşüşü sorunu çözülemez değildir. Taşıyıcı hareketliliğini artırmak için kanalda ince bir germanyum (Ge) malzemesi kullanabiliriz veya kanal taşıyıcısı hareketliliğini artırmak için kanal gerilimi eklemek için gergin silikonu deneyebiliriz. Gerilmiş silikon teknolojisi, transistörün performansını iyileştirmek için taşıyıcı hareketliliğini iyileştirmek için çekme gerilimi (Çekme) ve sıkıştırma gerilimi (Sıkıştırma) kullanımını içerir Örneğin, PMOS'un delik taşıyıcıları kanalın sıkıştırma gerilimi ile gerçekleştirilebilir. 45 nm'nin altındayken "Gerilmiş silikon - 45 nm'nin altında CMOS'un anahtarı" benimsenmiştir.
Kanal gerilmiş silikon üretimi için kaynak ve drenaj bölgelerindeki Si-Ge tabakasının (% 20 Ge +% 80 Si karışımı) epitaksiyel olarak doldurulması gerekir.Ge atomları silikon atomlarından daha büyük olduğu için kanala doğru iten basınç gerilmesi oluşur. Kanalın delikli taşıyıcı hareketliliği artırılır ve bu da mevcut tahrik kapasitesini ve devre hızını iyileştirir. Bu teknoloji ilk olarak 2003 yılında 90nm CMOS'ta Intel tarafından kullanıldı ve PMOS mevcut sürücü kapasitesi% 25 artırıldı. Bu kaynak tahliyeli gömülü Si-Ge teknolojisi e-SiGe (Gömülü-SiGe) teknolojisi olarak adlandırılır, ancak Si-Ge gergin silikon teknolojisi yalnızca PMOS'u iyileştirebilir, peki ya NMOS? Elektronlar için, Çekme Gerilmesi, taşıyıcı hareketliliğini arttırmak için gereklidir.SiGe'yi kaynağa gömmek ve boşaltmak kesinlikle işe yaramayacaktır, bu nedenle onu kanalın altına gömmek de Çekme gerilimi yaratabilir, ancak bu işlemin gerçekleştirilmesi zordur. Neredeyse imkansızdı, bu nedenle daha sonra NMOS çevresinde ek stres oluşturmak için bir Si3N4 eklenmiştir. Bu yöntem, tüm cihazların Sıkıştırma gerilimi veya tüm Çekme gerilimi oluşturmasına neden olabilir.Elbette, PMOS için Sıkıştırıcı ve NMOS için Çekme de oluşturabilir.Ancak, SiN tarafından üretilen bu tür gerilimi kullanan transistörler, Poly Space uyumsuzluğu üzerinde özellikle büyük bir etkiye sahiptir ( Neden bilmiyorum.)
Gerilmiş silikondan bahsetmişken, bu 12 inçlik bir teori gibi görünüyor, bizden uzak mı? Aslında 8 inçlik de bu sorun var. 0.18um ve altındaki teknolojilerimiz LOD (Drenaj Uzunluğu / Difüzyon) adı verilen bir etkiye sahiptir, yani aktif alanın kenarı ile kanalın kenarı arasındaki mesafe "L" Cihaz akımı üzerindeki etki aşağıdaki şekilde gösterildiği gibi SA ve SB'dir.Bu cihaz SPICE simülasyonunda BSIM 4.0 üzerindeki modelleri etkiler, bu nedenle analog devre simülasyonu çok uyumsuz olduğunda (örneğin: Akım aynası, Diferansiyel çift, ADC / DAC ve diğer devreler) SA ve SB parametrelerini getirmeli, şikayetçi fabrikaya gelmemeli ve uyumsuzluğun iyi olmadığını söylemelidir.
Nedeni ne? Temelde yanında STI olduğu için, içindeki HDP Oksit basınç gerilimi üretir, bu nedenle e-SiGe teorisine göre, PMOS'un taşıyıcı hareketliliği artarken NMOS'un taşıyıcı hareketliliği azalacaktır, dolayısıyla PMOS Aşağıdaki IV eğrisinde gösterildiği gibi, doygunluk akımı büyüyecek ve NMOS'un doygunluk akımı küçülecektir.
O zaman bir sonraki soru şu, ya SA ve SB'm hepsi aynı çizilirse? Simüle edilmiş dünyayı asla anlamayacaksınız!
Aşağıdaki şekilde gösterildiği gibi, bir MOS'un iki kapıdan oluşan bir çoklu parmağa sahip olduğunu varsayalım. Burada daha karmaşık. . . . Burada, MOS1'in MOS2'ye eşit olması için SA11 = SA21, SB11 = SB21, SA12 = SA22 ve SB12 = SB22 gereklidir.
Ya MOS1 ve MOS daha da büyük bir OD'ye yerleştirilirse? İçeride bir sorun yok, peki ya en dıştaki SA ve SB? LOD'nin etkisi nasıl ortadan kaldırılır? Yalnızca OD'yi artırabilir, genellikle SA veya SB > = 5um veya kukla bir geçit olan en dıştaki MOS'u kullanmayın.
Öyleyse cihaza STI'nın girmesi uyumsuzluğa neden olur, değil mi?
b. Şebeke sızıntısı: Yüksek-K
Orantılı azalma ile birlikte geçit oksit tabakasının kalınlığı azaltılmıştır. 65 nm'ye ulaştığında, etkili geçit oksit kalınlığının (EOT) 23A'ya (fiziksel 16A) yakın olması gerekir ve daha sonra doğal oksit tabakasından daha ince olacaktır. (Kuantum Mekanik Tünelleme) Sızıntı kesinlikle dayanılmaz. Geriye dönüp baktığımızda, neden zayıf olalım? Kanalın tersine çevrilmesini sağlamak için daha yüksek bir övünme almamız gerektiğinden, bu övünme nereden geliyor? Formülü kendiniz kontrol edin ve bunun kapasitanstan geldiğini bileceksiniz Kapasitansı artırmak için ya kalınlığı azaltmalı ya da dielektrik sabitini artırmalısınız.Kalınlığın azaltılması devam edemeyeceği için dielektrik sabitini değiştirin. Yani High-K kapısı dielektrik malzemesi var.
High-K geçit malzemesinin atılımı 2007'den geldi. Intel tarafından ilk icat edilen 45nm, HfO2 (Hafniyum) kullanıyor. Dielektrik sabiti 25, SiO2'miz ise 3,9. Kendiniz karşılaştırın.
c. Polikristalin tükenme etkisi: Metal Geçit
Önceki yazımda HKMG'den bahsettiğimi hatırlıyorum.Kapı malzemesi polikristal ise, katkısı kapı voltajı ile değişecektir.Kapının altındaki oksidin yanındaki doping elektrik alanı tarafından absorbe edilecektir. Tabandaki hemen hemen katkısız poli bir yalıtkan haline gelir ve geçit oksit tabakasının kalınlığına dahil edilerek iletkenlikte bir azalmaya neden olur. Tabii ki High-K malzemelere geçmenin yanında metal bir kapı da var elbette alüminyum olamaz.Kaynağın yüksek sıcaklığı ve drenaj aktivasyonu duramaz. Bu yüzden refrakter bir metal olmalı ve düzgün bir çalışma işlevine sahip olmalıdır, aksi takdirde Vt tutamayacaktır.
High-K malzemesi gibi, Metal Gate de 45nm üzerinde seri üretime geçen ilk Intel ve hala Intel.
Chuangxin konferans salonu yeni sınıf çevrimiçi, öğrenmeye katılmak için QR koduna uzun basın
4. Cihaz yapısının yeniliği
Yukarıdakiler, karşılaşılan çeşitli sorunları ve çözümleri azaltan tüm geleneksel MOS yapılarıdır. Bununla birlikte, eşek becerilerinin zayıf olduğu zamanlar her zaman vardır, bu yüzden bu yapı zorunludur! Yani popüler SOI ve FinFET teknolojileri. Ana amaç, Geçitten Kanala kapasitansı maksimize etmek ve Kanala Boşaltma kapasitansını en aza indirmektir.
a. SOI teknolojisi:
Geleneksel MOS'tan en büyük farkı, Kuyunun dibinde bir Oksit bulunmasıdır, bu nedenle buna İzolatör Üzerinde Silikon (SOI) denir, bu nedenle hala geleneksel bir Düzlemsel yapıdır. Yapısı üç bölüme ayrılmıştır, üst Silikon cihaz kısmıdır, orta Oksit İzolatör izolasyon fonksiyonudur ve alt silikon destek içindir, ayrıca "Sap Silikon" olarak da adlandırılır.
İki tür MOS yapısı vardır, biri PDSOI, diğeri FDSOI olarak adlandırılır. İlki, yüzey silikonunun kalınlığının neredeyse PN bağlantısının derinliğine eşit olmasıdır, bu nedenle Kuyunun tükenme bölgesine yakın kaynak boşaltma PN bağlantısı Gömülü Oksit ile izole edilir, bu nedenle geleneksel PN bağlantı izolasyonu Oksit mutlak izolasyonunu kullanmalıdır, bu nedenle sızıntı çok küçüktür. Parazitik kapasitans da azalır, böylece devre daha hızlı hale gelir. Bununla birlikte, kapı tükendiğinde ve tersine çevrildiğinde, bu cihazın yüzey kanalı yalnızca bir veya iki yüz angstromdur, bu nedenle kanalın altındaki silikonun bir kısmı Well / Bulk'a aittir, bu nedenle bu SOI teknolojisi, kısmen tükenmiş SOI (PDSOI : Kısmi Tükenmiş).
Daha sonra sorun ortaya çıkar PDSOI Yığını her taraftan izole edilir.Yığın elektrot bağlanmazsa, hangi sorunlara neden olur? Evet, yüzen vücut etkisi (Yüzen Vücut Etkisi), bu nedenle Vt aşağı çekilecek, akım artacaktır, bu nedenle IV eğrisinde Baohe alanı akımını yukarı doğru göreceksiniz, bu Kink Etkisidir). Elbette, eğer çözmek istiyorsanız, sadece alt tabaka fikrini bağlayın, sadece alanı feda edin. Öyleyse, alt tabaka yüzer gövde sorununu çözmek istiyorsam ve daha fazla Yığın bağlamak istemiyorsam ne yapmalıyım? Ayrıca yapılması kolaydır, tüm ters çevirme alanının tükenmesine izin verin, bu FDSOI (Tamamen tükenmiş), bu nedenle bağlantı kapasitesi daha küçüktür, bu nedenle daha hızlıdır, RFSOI olarak da adlandırılır. Ancak bu bedava bir öğle yemeği değil.Silikon'un bu kadar ince bir SOI (~ 200A) üzerinde üretim süreci çok zor ve Silikon ile aşağıdaki BOX arasındaki arayüzün sızması, kanalın ve bu kanalın kendisinin sızmasına neden olacaktır. -Isıtma çok ciddi olacak.
b. FinFET: Artık bunun hakkında konuşmak istemiyorum, çok yorgunum. Bir önceki yazım olan "FinFET-3D Transistör" e bir göz atalım.
Son olarak, SOI ve FinFET hakkında konuşmama izin verin: SOI FinFET'in yerini alabilirse, doğal olarak iyidir, sonuçta, hala Planar teknolojisi ve nispeten olgun. Ayrıca, multi-VT ve düşük güç alanlarında avantajları olan arka kapı artı BOX aracılığıyla Vt'yi kontrol edebilir.
Gelecekte, daha gelişmiş cihaz yapısı ve üretim teknolojisini dört gözle bekliyorum, teknoloji bundan çok daha fazlasıdır! Karbon nanotüpler, nano telli FET, FinFET + bileşik yarı iletken vb. .
