"Blog Post" Wishbone veri yolu döngüsünün tek okuma işlemi
Tek bir okuma / yazma işlemi, en temel Wishbone veri yolu işletim yöntemi olan işlem başına yalnızca bir okuma veya yazma işlemini tamamlar.
Kural 3.75: Tüm destek tekli okuma veya tekli yazma döngüleri için, ana bilgisayar ve bağımlı arayüzler aşağıda verilen ilgili zamanlama gereksinimlerini karşılamalıdır.
3.50'e izin ver: Wishbone ana cihazı veya bağımlı cihaz, tek bir okuma / yazma işlemini veya hatta bir adres ve veri yolunu desteklemeyebilir.
Standart tek okuma döngüsü
Şekil 10 Standart tek okuma döngüsü
Şekil 10, standart bir tek okuma döngüsünün zamanlama diyagramını göstermektedir.
Veri yolu protokolünün yürütme akışı aşağıdaki gibidir:
Saatin yükselen kenarı 0:
· Ana bilgisayar, etkili adresi ADR_O ve TGA_O'ya verir;
· Ana bilgisayar, okuma döngüsüne girdiğini göstererek WE_O'yu sıfırlar;
· Ana bilgisayar çıktısı SEL_O (sıra seçimi), işleminin veri adresini gösterir;
· Ana bilgisayar, okuma döngüsünün başlangıcını belirtmek için CYC_O ve TCG_O'yu ayarlar;
Ana bilgisayar, işlemin başlangıcını (fazın başlangıcını) belirtmek için STB_O sinyalini ayarlar.
Saat yükselen kenar 1:
· Bağımlı, girişin kodunu çözer (verilerin geçerli olup olmadığını doğrulamak için STB_O'yu kontrol eder) ve ACK_I'yı yanıt verecek şekilde ayarlar;
· Slave, geçerli verileri DAT_O ve TGD_I'ye koyar; (önceki blog gönderisinde belirtildiği gibi, varsayılan sinyal adı ana bilgisayar sinyal adıdır!);
· Ana bilgisayar, ACK_I sinyalini izler ve DAT_O ve TGD_I sinyalleri üzerindeki verileri kilitlemeye hazırlanır;
Not: Slave ACK_I ayarlayabilir Sinyalden önce birden fazla (herhangi bir sayı) bekleme durumu ekleyin (-WSS- ), böylece döngü hızının sınırlandırılmasına izin verilir.
Saat yükselen kenar 2:
· Ana bilgisayar, verileri DAT_O ve TCG_O'da kilitler;
· Ana bilgisayar, döngünün sonunu belirtmek için STB_O ve CYC_O'yu sıfırlar;
· Slave, STB_O sinyalinin sıfırlanmasına yanıt olarak ACK_I sinyalini sıfırlar.
Ardışık düzen tek okuma döngüsü
Şekil 11, boru hattının tek bir okuma döngüsünün zamanlama diyagramını gösterir.
· Bağımlı, girişin kodunu çözer (verilerin geçerli olup olmadığını doğrulamak için STB_O'yu kontrol eder) ve ACK_I'yı bir yanıt verecek şekilde ayarlar;
· Slave, geçerli verileri DAT_O ve TGD_I içine koyar;
Ana bilgisayar, veri iletiminin sonunu (veri aşamasının sonu) belirtmek için STB_O sinyalini sıfırlar;
· Ana bilgisayar, döngünün sonunu belirtmek için CYC_O'yu sıfırlar;
· Slave, ACK_I sinyalini sıfırlar.
Şekil 11 Standart boru hattı tek okuma döngüsü
