Düşük güçlü bant boşluğu ölçüt voltajı kaynak devre tasarımı
Jiang Benfu
(Jilin Üniversitesi Zhuhai Koleji, 519000, Zhuhai, Guangdong)
: Makale, eşik alt alanında çalışan düşük güçlü bant tabanlı bir voltaj kaynak devresinde çalışmak için üç katmanlı bir özkarstan borusu önermektedir. Devre, basit devre yapısı, düşük güç tüketimi, küçük sıcaklık katsayısı, küçük doğrusallık ve küçük alan özelliklerine sahiptir. CSMC 0.18 m standart CMOS işlemi ile Huada dokuz günlük eter yazılım doğrulama platformu simüle edilir. Simülasyon sonuçları, TT zanaat köşesinin altındaki fırlatma süresinin 6.64 s olduğunu ve sabit bir çıkışlı referans voltajı Vref'in 567 mV olduğunu göstermektedir; sıcaklık -40 ° C ~ 125 ° C aralığında olduğunda TT Craft Angle Vref altındaki ölçüt voltajının sıcaklık katsayısı Vref TC 18.8 ppm/; güç kaynağı voltajı 1.2 V ~ 1.8 V aralığında olduğunda, TT işlem açısı altında karşılaştırma voltajı vref'in doğrusallığı 2 620 ppm/v; referans voltajı vref'in güç bastırma oranı (PSRR) 51 dB'dir; düzenin çekirdek alanı 0.001 95 mm2'dir.
: Eter yazılımı; güç tüketimi; sıcaklık katsayısı; doğrusallık; alan
: TN432 Literatür Kimlik Kodu: Adoi: 10.19358/j.issn.1674-7720.2017.03.012
Alıntı Biçimi: Jiang Benfu. Düşük Güç Bant Boşluğu Karşılaştırma Voltaj Kaynağının Voltaj Kaynak Devresinin Tasarımı . Mikrobilgisayar ve Uygulama, 2017,36 (3): 39-41.
0 Önsöz
Analog IC ve hibrid IC'de bant tabanlı voltaj, vazgeçilmez bir devre modülüdür. Geleneksel düşük voltaj ve düşük güçlü bant ölçüt devresi dikey bipolar kristal borulara dayanmaktadır. Literatürde çeşitli tasarım yöntemleri önerilmektedir [12]. Bununla birlikte, bu yöntemler düşük güç çalışması, daha büyük çip alanları ve atık kaynakları elde etmek için yüzlerce metre ohm direnci gerektirir. Referans [3] ayrıca eşik alt alanında birkaç MOS tüpünden oluşan bir devre önermektedir. Düşük güç tüketimi sağlamasına rağmen, yetersiz sıcaklık telafisi gibi sorunlar da vardır. Düşük sıcaklık bant boşluğunun referans voltaj devresini elde etmek için, bant ağız voltajının sıcaklık katsayısını azaltmak için yüksek dereceli sıcaklık telafisi teknolojisi [5] yaygın olarak kullanılmalıdır. Bu nedenle, bu makale, düşük sıcaklıklı sürüklenen voltaj devresi elde etmek için düşük güçlü bant ölçütü temelinde yüksek uçlu sıcaklık telafi devresini artırmayı önermektedir.
1 Devre Yapısı Analizi
Devre şeması diyagramı, esas olarak üç bölümden oluşan Şekil 1'de gösterilmiştir: Başlatma devresi [4], akım oluşturulan devre [5] ve self -cascod [45] kendi kendine devreye alınmış devre. Bunlar arasında, NM0 ~ nm6'nın 7 NMO tüplerinin tümü eşik alt alanında çalışmaktadır. Akım aynası PM1 ~ PM5'in 5 PMOS tüpleri doymuş alanlarda çalışır. Başlatma devresi PM0, PM6, PM7, NM7 ve NM8'den oluşur. Devre çalışmaya başladığında, normal çalışma durumuna girmek için bir başlangıç akımı sağlayacaktır. Devrenin normal çıkış voltajından sonra, VREF, NM7'nin doğrusal alana girmesi için bir geri bildirim sağlar, böylece NM8 ve PM6 kesilir ve güç tüketimini azaltmak için başlangıç devresi kapatılır. Akım, devreyi oluşturur Q0, PM1, PM2, NM3 ve NM6'dan oluşur. Aralarında, NM3 ve NM6, Q0 üzerinde bir kama etkisi oluşturan Vgsn3 = Vgsn6 = ve/2'yi yapan aynı w/L'ye sahiptir. W/L NM3 ve NM6'yı ayarlayarak, kararlı bir Na seviyesi akımı oluşturulabilir. SelfCascod Self -Biased devre, NM0 ~ NM3, NM1 ~ NM4, NM2 ~ NM5'ten oluşur. Bu yapıyı kullanmak bir PTAT voltajı vptat oluşturabilir [5]. VGSN6 [1] negatif sıcaklık özelliklerine sahip olduğundan, VPTAT ve VGSN6, sıcaklıkla hiçbir ilgisi olmayan bir ölçüt voltajı vref üretebilir.
Bunlar arasında, VDSN NMO'ların sızıntı kaynağıdır, VGSN, NMO'ların ızgara kaynak voltajıdır, VE, BJT'nin iletken kutup baz voltajıdır, s, mos tüpünün genişlik oranıdır, t termal voltajdır ve n Alt eşik katsayısı.
BJT'nin fırlatma direği baz voltajı VE yüksek bir sıcaklık katsayısına sahip olduğundan, bazı yapıcı indeksi telafi devrelerinde Şekil 1 Q1Q3 ve Q2Q4 kullanılır [5]. Bunlar arasında, Q3 ve Q4'ten akan toplayıcı akımı, sıcaklık ile bir miktar yüksek uç sıcaklık ilişkisidir. Bu akımı bant boşluğunun çıktısına sokan çıkış terminali, ölçüm temeli, ölçüt kaynağının ölçüt kaynağı üzerinde yüksek uçlu sıcaklık telafisi yapabilir. grup boşluğu.
2 Devre Simülasyon Sonuçları
Simülasyon, CSMC 0.18 m ve Huada dokuz günlük eter yazılım doğrulama platformu ile standart bir CMOS işlemini benimser. Çeşitli simülasyon ve analizler aşağıdaki gibidir.
2.1 Başlangıç Devresi Simülasyonu ve Farklı İşlem Açıları Altında Analiz
Anında simülasyon, Şekil 2'de gösterildiği gibi, kıyaslama voltajı vref'in kararlı kuruluş süresini elde edebilir.
Şekil 2'den farklı işlem köşeleri altında devrenin fırlatma süresinin çok farklı olmadığı görülebilir.
2.2 Farklı süreç açıları altında devre güç tüketimi simülasyonu ve analizi
Şekil 3'te gösterildiği gibi, her işlem açısının alt devrelerinin toplam akımı: FF 1.45 A, TT 319.45 NA, SS 67.28 Na.
Farklı işlem köşeleri altında, MOS tüpü farklı bir eşik voltajına sahiptir ve BJT'nin farklı kurşun voltajına sahiptir, bu da FF işlem açısının altındaki alt eşik alanında çalışan boruların doymuş alana girmesini sağlar, böylece karşılaştırmayı artırır SS Process Corner altındaki tüm akım ayna borularının alt eşek alanına girdiği akım.
Bu nedenle, farklı işlem açısı değişiklikleri altındaki toplam akımın farklı değişiklikleri vardır ve karşılık gelen etkinin de sıcaklık katsayısı üzerinde belirli bir etkisi olacaktır.
2.3 Devre Sıcaklığı Karakteristik Eğri Simülasyonu ve Analizi Farklı işlem açıları altında
2.3.1 Standart Voltaj Vref Sıcaklık Karakteristik Eğrisi Simülasyonu ve Analizi
Referans voltajı Vref'in sıcaklık karakteristik eğrisi Şekil 4'te gösterilmektedir. Spesifik simülasyon sonuçları ve analiz aşağıdaki gibidir:
(1) Sıcaklık -40 ~ 125 aralığında olduğunda, TT işleminin köşesindeki ölçüt voltajı vref'in sıcaklık katsayısı 18.8 ppm/;
(2) Sıcaklık 20 ° C ~ 50 ° C aralığında olduğunda, TT işleminin köşesindeki ölçüt voltajı vref'in sıcaklık katsayısı 4.0 ppm/'dir.
2.3.2 Karşılaştırma Voltajı VREF Sıcaklık Karakteristik Eğrisi Farklı Güç Kaynağı Voltajı
Şekil 5'te gösterildiği gibi, güç kaynağı voltajı 1 V ~ 3 V aralığındadır ve parametre taraması spesifik simülasyon sonuçları ve analizi aşağıdaki gibidir: güç kaynağı voltajı 1,2 V ~ 2.8 V olduğunda, sıcaklık aralığında -40 ~ 125 , TT işlemi, köşe altındaki kıyaslama voltajı vref'in sıcaklık katsayısı TC'si 18 ~ 21 ppm/ arasındadır.
2.4 Farklı işlem açıları altında referans voltajının doğrusal simülasyonu ve analizi
Şekil 6, 0.2 V ~ 4 V güç kaynağı voltajında, üç işlem açısının kıyaslama voltajının vref'in güç kaynağı voltajı ile değiştiğini göstermektedir.
Spesifik simülasyon sonuçları ve analizleri Tablo 1'de gösterilmiştir. Tablo 1 Devre Çalışma Gücü Kaynağı Voltaj Aralığı ve Ölçüt Voltajı Köşe Voltajı İş Aralığı/V Karşılaştırma Voltajı Doğrusallık/(PPM/V) FF15 ~ 3.602 870TT1.00 ~ 3.252 620SS0.95 ~ 3.002 570
2.5 Farklı işlem açıları altında devre güç bastırma oranı simülasyon ve analiz
Şekil 7'de gösterildiği gibi, düşük frekans aralığında, üç işlem açısı altında kıyaslama voltajı vref'in PSRR'si 50 dB'den fazladır.
Spesifik simülasyon sonuçları ve analizleri Tablo 2'de gösterilmiştir. Tablo 3. Tablo 2'de Tablo 2 ve Tablo 3'ten 10 Hz ~ 1 kHz aralığında, üç işlem açısı altında ölçüt voltajı vref'in PSRR'sinin -51 dB olduğu farklı zanaat açıları görülebilir.
Şekil 7'den, frekans 10 kHz olduğunda, FF ve TT işlem açılarının altındaki kıyaslama voltajı vref'in hala -50 dB ve -49 dB ile PSRR'ye sahip olduğu görülebilir. 3 Düzen Tasarımı
Düzenin genel tasarımı Şekil 8'de gösterilmektedir.
4. Sonuç
Bu makalede, sıcaklık telafisine dayalı bir CMOS düşük voltaj ve düşük güçlü bant referans voltaj kaynağı tasarlanmıştır. MOS tüpünün, daha düşük güç kaynağı voltaj aralığının girdisinde gerçekleştirilebilen aşırı tahrik voltajı ve küçük doymuş akım için eşik alt alanında çalışmak için kullanılması ve güç tüketimi NW sınıfının tasarımına indirgenir Gap Benchmark devre tasarımı. Aynı zamanda, devrenin sıcaklık telafisi kapasitesini iyileştirmek için çıkış seviyesindeki sıcaklık telafi devresini artırın. Bu devre aynı zamanda basit devre yapısı, düşük güç tüketimi, iyi doğrusallık, küçük sıcaklık katsayısı, iyi PSRR ve küçük çip alanı özelliklerine sahiptir.
Referanslar
[1] Ueno K, Hirose T, Asai T, et al. 300 NW, 15 ppm/, 20 ppm/v CMOS voltaj referans devresi [J]. 44 (7): 2047) 2054.
[2] Li Yongquan, Jiang Mei.
[3] Chen Xinzhang, Zhang Qingzhong, Chen Yong. Mikroelektronik cihazı [M] Pekin: Elektronik Endüstri Yayınları, 2011.
[4] Saint C, Saint J. Entegre devre maskesi tasarımı [M]. Zhou Runde, Jin Shenmei, Çeviri. Pekin: Tsinghua University Press, 2006.
[5] Alan Hastings. Analog Devre Bölgesi Sanatı (İkinci Baskı) [M]. Zhang Wei, çeviri bekliyor. Pekin: Elektronik Endüstri Yayınları, 2011.
