Yüksek hızlı seri veri yolu pasif kanal modelleme ve kalibrasyon
Wu Jun1, Chen Deheng1, Zhuang Zhemin2
(1. Shenzhen Yibo Technology Co., Ltd., Shenzhen, Guangdong 518057; 2. Cadence Shenzhen Şubesi, Shenzhen, Guangdong 518000)
Yüksek hızlı seri veri yolu pasif kanal modellemesinin verimliliği ve doğruluğu her zaman endüstrinin odak noktası olmuştur. Cadence Sigrity'nin POWER SI 3D-EM aracı, daha iyi bir verimlilik ve hassasiyet kombinasyonu elde eder. Bu tez, aletin doğruluğu ile başlar ve simülasyon sonuçlarının doğruluğunu doğrulamak için simülasyon testi kalibrasyonunu gerçekleştirmek için TRL kalibrasyon modunu daha yüksek doğrulukla kullanır. Aynı zamanda, yeterli doğruluğu korurken modelleme verimliliğindeki gelişmeyi görmek için aracın dağıtılmış paralel hesaplama yeteneklerini inceleyin.
Yüksek hızlı seri veri yolu; pasif kanal; modelleme; TRL kalibrasyonu; dağıtılmış paralel hesaplama
Yüksek hızlı seri veri yolunun hızı gittikçe artıyor. Son birkaç yılda herkesin endişelendiği 10Gbase-KR'den daha yüksek 25 \ 28G iletim hızına kadar, yüksek hızlı seri veri yolunun getirdiği tasarım zorlukları da artıyor.
İletim kanalından gelen zorluk, esas olarak sinyal dalga boyundan gelir ve kanaldaki her bir öğenin fiziksel boyutu yaklaşıyor.
Pasif kanalın performansı, yüksek hızlı seri veriyolunun sinyal iletimi için çok önemlidir ve pasif kanalın performansını optimize etmek istiyorsak, kanalı doğru bir şekilde modelleyebilmemiz gerekir. Kanal modellemenin doğruluğunu doğrulamak için, önce kanalı doğru bir şekilde test etmeli ve ardından simülasyon test kalibrasyonu yoluyla simülasyon modellemesinin doğruluğunu doğrulamalıyız.
1 TRL Teknolojisine Giriş
DUT'un kanal özelliklerini (S parametreleri) bir ağ analizörü aracılığıyla alabiliriz. Bununla birlikte, DUT, PCB kartı üzerindeki izlerin bir bölümü, çeşitli yüzey montaj cihazları vb. Gibi koaksiyel olmayan bir arayüze sahip bir bileşen ise, test edilen nesneyi bir fikstür aracılığıyla ağ analizörünün koaksiyel arayüzüne bağlamak gerekir.
Şekil 1'de, testin sonucu şekilde gösterilen alandır ve nihai olarak elde etmek istediğimiz veriler gerçek DUT'un verileridir. DUT parametreleri son olarak ölçülen alan verilerinden elde edilir ve bu işleme gömme adı verilir. Kesin olarak konuşursak, gömme aynı zamanda bir tür kalibrasyondur, ancak olağan cihaz kalibrasyonu, aletin kendisinin ve kabloların etkisini ortadan kaldırmaktır; oysa çıkarma, aletin, kabloların ve fikstürlerin etkisini ortadan kaldırmaktır.
Gömme yöntemlerinin birçoğu vardır TRL, nispeten yüksek doğruluk ve belirli bir zorluk derecesine sahip bir yöntemdir.Aynı zamanda endüstride genel olarak tanınan bir yöntemdir ve kablolamanın detaylarındaki farklılıkları incelemek için kullanılabilir.
1.1 TRL teknolojisine ve ilkelerine giriş
Mevcut kalibrasyon teknolojisinde, bazı hata modellerini belirlemek için genellikle iletim parametreleri, yansıma parametreleri ve izolasyon parametreleri ölçülmekte ve daha sonra bu modeller üzerinden matris hesaplamaları yapılmaktadır. Hata modeli Şekil 2'de gösterilmektedir.
Şekil 2 Hata modelinin şematik diyagramı
TRL kalibrasyon yöntemi, kalibrasyon gerçekleştirmek için 2 iletim standardı (Thru, Line / match) ve bir yansıma standardı (Reflect) ölçerek 10 hata modeli belirler ve hata modeli yük ölçümü ile 12'ye çıkarılabilir. Düşük frekans ve yüksek frekansın tutarsızlığından kaynaklanan hataları önlemek için farklı frekans bantlarında birden fazla gecikme hattı kullanın, bu nedenle çoğu durumda TRL, SOLT'den daha iyi bir kalibrasyon etkisine sahiptir. Bununla birlikte, farklı senaryolarda kullanılan farklı test fikstürleri nedeniyle, genellikle ilgili TRL kalibrasyon parçalarının test fikstürüne göre tasarlanması gerekmektedir. TRL hata modelinin şematik diyagramı Şekil 3'te gösterilmektedir.
Şekil 3 TRL hata modelinin şematik diyagramı
1.2 Test doğruluğu göstergesi
TRL kalibrasyonunun ilk göstergesi, kalibrasyondan sonra geçiş kalibrasyon parçalarının ölçülmesiyle doğrulanan TRL kalibrasyonunun doğruluğudur. Fikstür gömüldüğünden, ölçülen parçanın ekleme kaybı sonsuz derecede 0'a yakın olmalı ve dönüş kaybı olabildiğince küçük olmalıdır. Şekil 4, Yibo Teknolojisinin belirli bir test panosunun kalibrasyon doğruluğunu göstermektedir.
Şekil 4 Test sonuçları örneği
Geri dönüş kaybının temelde -50 dB'den az olduğu ve ekleme kaybının da 20 GHz'de ± 0.02 dB'den az olduğu görülebilir ki bu iyi bir kalibrasyon sonucudur.
2 Simülasyona giriş ve simülasyon testi kalibrasyonu
Test yöntemine ek olarak, pasif kanalın parametrelerini de simülasyon yoluyla elde edebiliriz.Cadence's Power SI ve Power SI 3D-EM bu tür simülasyon araçlarıdır.
2.13B alan simülasyon algoritmasına giriş
2.1.1 FEM Algoritmasına Giriş
(1) 3D-EM, çözmek için sonlu eleman algoritması kullanır, sıfır dereceli ve birinci dereceden sonlu eleman örgü sınır koşullarını destekler.
Sıfır derece: Elektrik alanı ızgaranın her iki yanında sabit kalır ve ızgara içinde doğrusal olarak değişir.
Birinci derece: Elektrik alanı, ızgaranın her iki tarafında doğrusal olarak değişir ve ızgara içindeki çok sıralı bir eğilimde değişir (aynı ızgara koşulları altında, birinci dereceden doğruluk sıfır dereceden daha yüksektir).
(2) Çözüm yakınsaması ve doğruluğunu sağlamak için uyarlanabilir ızgarayı destekler.
(3) Gelişmiş frekans süpürme yöntemlerinin kullanımı, geleneksel yöntemlerden daha hızlıdır.
(4) Tipik sonlu eleman çözüm ifadesi aşağıdaki gibidir:
Bunlar arasında, bilinen sonlu elemanlar katsayısı matrisini temsil eder; {E} çözülecek elektromanyetik alan matrisini temsil eder; {f} uyarma vektörünü tanımlar.
Yukarıda gösterildiği gibi, katsayı matrisi genellikle aşağıdaki gibi frekansla değişen 4 parametre grubuna bölünebilir:
Açısal frekans (açısal frekans)
: Geçirgenlik
: iletkenlik (iletkenlik)
Z: yüzey empedansı
: geçirgenlik (geçirgenlik)
n: bir yüzeyin dış normali
W: sonlu eleman temel fonksiyonu (sonlu eleman temel fonksiyonu)
Eport: Bağlantı noktası konumunda bağlantı noktası uyarımı eklendi
2.1.2 Uyarlanabilir ağ oluşturma algoritması
(1) 3D-EM, simülasyon doğruluğunu ve daha iyi bellek kullanım verimliliğini sağlamak için uyarlanabilir bir ağ oluşturma algoritması kullanır;
(2) Uyarlanabilir ağ oluşturma algoritması, anahtar alanın ızgarasını daha ince bir şekilde bölmek için son ızgara sonucundan elde edilen elektromanyetik alanı kullanır;
(3) Yakınsak bir ızgara elde edilene kadar yineleyin.
Uyarlanabilir ağ oluşturma sayısının ekleme kaybı sonucu üzerindeki etkisinin bir örneği Şekil 5'te gösterilmektedir.
Şekil 5 Uyarlanabilir ağ oluşturma sürelerinin ekleme kaybı sonuçları üzerindeki etkisi
Bu örnekte, uyarlamalı ağ oluşturma algoritmasının üçüncü yinelemesinde, çözüm frekansına (1000 MHz) karşılık gelen S parametresi ile önceki bölümlemenin sonucu arasındaki fark, ayarlanan yakınsama yargı temelinden (0.01) daha azdır. , Yakınsama gereksinimine ulaşılır ve ağ oluşturma tamamlanır.
2.2 Simülasyon testi kalibrasyon sonucu
2.2.1 Çapraz bölüm yapısı
Bu yapının zorluğu, bölünmüş alanla rezonansın iletim performansı üzerindeki etkisinde yatmaktadır ve yan alandaki yolların sayısı ve dağılımı, yeniden akışın dağılımını etkileyecek ve böylece rezonans genliğini etkileyecektir. Yapı diyagramı Şekil 6'da gösterilmektedir.
Şekil 6 Çapraz segment yapısının şematik diyagramı
Çapraz segment yapısının simülasyon sonucu Şekil 7'de gösterilmektedir. Bu tür simülasyon sonucu daha doğrudur.
Şekil 7 Çapraz segment yapı simülasyon sonuçları
2.2.2 Kablolama ve yapı
Viyalar doğal olarak simülasyonda zor bir parçadır ve bu modelde mikroşerit hatları vardır.Mikroşerit çizgi simülasyonunun doğru olması, şeritli simülasyondan daha zordur. Yapı diyagramı Şekil 8'de gösterilmektedir.
Şekil 8 İz ve geçiş yapısının şematik diyagramı
İz ve geçiş yapısının simülasyon sonucu Şekil 9'da gösterilmektedir. Simülasyon doğruluğu yüksektir ve bu, endüstri kıyaslamasından çok farklı değildir.
Şekil 9 İz ve yol yapısının simülasyon sonuçları
2.2.320 * 20 ızgara bakır
Izgara bakırının varlığından dolayı, sinyal dönüşünün hesaplanması daha karmaşıktır ve simülasyon daha zordur. Izgara bakır yapısının şematik diyagramı Şekil 10'da gösterilmiştir. Izgara bakır yapısının simülasyon sonucu Şekil 11'de gösterilmiştir. Simülasyon doğruluğunun da çok yüksek olduğu görülmektedir.
Şekil 10 Izgara bakır yapısının şematik diyagramı
Şekil 11 Izgara bakır yapısının simülasyon sonuçları
3 Simülasyon verimliliğini artırın
Simülasyonun doğruluğunun yanı sıra simülasyonda kullanılan zaman ve kaynaklar da önemli bir göstergedir. 3D-EM, uzun bir bağlantıyı çözüm için birkaç segmente bölebilen ve ardından bunları tam bir S parametresinde otomatik olarak birleştirebilen bir kesme ve dikme işlemi sağlar ve 3D-EM'nin 3D algoritmasını kullanmayı veya PowerSI'nin 2.5D algoritma çözümü simülasyon verimliliğini büyük ölçüde artırabilir.
Ek olarak, 3D-EM, simülasyon verimliliğini daha da artırabilen çok makineli dağıtılmış hesaplamayı da destekler. Bu durumda, kaynak kısıtlamaları nedeniyle, dağıtılmış hesaplama kullanılmaz.
Simülasyon sonuçlarının ve kes-dik işleminin kullanılması ve tüm bağlantının doğrudan çözülmesinin simülasyon verimliliğinin karşılaştırılması Şekil 12'de gösterilmektedir.
Şekil 12 Simülasyon sonuçlarının ve simülasyon verimliliğinin karşılaştırılması
Kes ve dik işleminin kullanıldığı simülasyon sonuçlarının tüm bağlantının doğrudan çözümünün doğruluğuna çok yakın olduğu görülebilir, ancak simülasyon süresi 8 saatten 2 saate düşürülebilir.Bazı tek tip iletim hatları için 2.5D algoritması kullanılıyorsa Çözüldüğünde, toplam simülasyon süresi 35 dakikaya daha da düşürülerek verimliliği büyük ölçüde artırabilir.
4. Sonuç
Bu makale aşağıdaki ana sonuçlara varmaktadır:
(1) Doğru test, tasarım ve simülasyon için gerçekten öğretici sonuçlar sağlayabilir. TRL kalibrasyonunun kullanılması, test sonuçlarının doğruluğunu büyük ölçüde artırabilir.
(2) Doğru simülasyon, tasarımın verimliliğini büyük ölçüde artırabilir ve PowerSI 3D-EM kullanımı, doğru simülasyon sonuçları elde edebilir.
(3) 3D-EM'nin kes ve dik süreci, simülasyonun verimliliğini büyük ölçüde artırabilir ve sonuçların doğruluğunu sağlayabilir.
Referanslar
Wu Jun, Wang Hui, Zhou Jiayong. Cadence Baskılı Devre Kartı Tasarımı: Allegro PCB Editor Tasarım Rehberi. Beijing: Electronic Industry Press, 2012.
Zhong Zhangmin, Xiao Dingru, Wang Hui. Cadence yüksek hızlı devre tasarımı: Allegro Sigrity SI / PI / EMI tasarım kılavuzu. Beijing: Electronics Industry Press, 2014.
MORGAN C W. In-Fixture ölçüm teknikleri kullanılarak 15-20 GHz'e kadar yalnızca cihaza özgü S-parametresi verilerinin elde edilmesi. DESIGNCON 2004.
Liu Di. TRL cal kitinin ayrıca TRL kalibrasyonunun uygulanması nasıl tasarlanıp doğrulanacağı.
An-Yu Kuo.PowerSI-3DFEM Teorisi, Doğruluk ve Performans.
AET üyeleri için yıl sonu avantajları!
