PCIe fiziksel katmanının mantıksal alt katmanını tanıtan önceki makalede, Elastic Buffer'dan (CTC Buffer veya Synchronization Buffer olarak da bilinir) bahsetmiştim. Esasen bir FIFO olup, esas olarak saatler arası etki alanı problemlerini çözmek için kullanılır. Elbette, PCIe'nin elastik arabelleği de saat farklılıklarını telafi etmek için kullanılır (Saat farklarını telafi edin). Aslında, PCIe'ye ek olarak, elastik önbellek aynı zamanda diğer yüksek hızlı seri arayüzlerde (USB, InfiniBand, Fiber Kanal, Gigabit Ethernet ve diğer SerDes tabanlı uygulamalarda) yaygın olarak kullanılmaktadır.
PCIe tarafından benimsenen 8b / 10b tabanlı gömülü kaynak eşzamanlı saat nedeniyle, alıcı uçta iki saat etki alanı vardır: biri CDR yoluyla veri akışından ayrıştırılan saattir ve veriler bu saatle örneklenir; diğeri yerel saat etki alanıdır , Diğer mantık için kullanılır. Esnek arabellek (FIFO) yardımıyla, veriler bu iki saat alanı arasında dönüştürülebilir.
PCIe Gen1'i örnek olarak alın, bağlantıdaki veri hızı 2.5 Gbps'dir. Ama gerçekte, herhangi bir kristal osilatörde (veya başka bir frekans üretecinde) hatalar vardır PCIe Spec'in izin verilen hata aralığı ± 300ppm'dir (Milyon Başına Parça). Yani, bağlantıdaki gerçek frekans aralığı 2.49925GHz ~ 2.50075GHz'dir. Elastik önbellek yardımıyla, SKP Siparişli Seti silerek veya eklenerek bağlantı frekansı hatasının etkisi ortadan kaldırılabilir. Aşağıda gösterildiği gibi:
PCIe Spec'in elastik önbelleğin belirli konumunu belirtmediğine dikkat edilmelidir.Tasarımcı, elastik önbelleği 8b / 10b kod çözücünün önüne veya 8b / 10b kod çözücünün arkasına yerleştirebilir. Bununla birlikte, Mindshare'in önerisi, elastik tamponu 8b / 10b kod çözücünün önüne yerleştirmektir.
Yerel saat etki alanındaki yerel saatin (Yerel Saat) hızı, CDR aracılığıyla veri akışı tarafından ayrıştırılan saatten (Kurtarılan Saat) daha hızlı olduğunda ve elastik arabellek boş olmak üzereyken, SKP Sipariş Setine 1 ~ 2 ekleyebilirsiniz. SKP. Aşağıda gösterildiği gibi:
Yerel saat etki alanındaki yerel saatin (Yerel Saat) hızı, CDR aracılığıyla veri akışı tarafından ayrıştırılan saatten (Kurtarılan Saat) daha yavaş olduğunda ve elastik arabellek taşmak üzereyken, 1 ila 2, SKP Sipariş Kümesinden kaldırılabilir. SKP. Aşağıda gösterildiği gibi:
Intel tarafından önerilen PIPE spesifikasyonunda (bir PCI-SIG zorunlu spesifikasyonu değil, ayrıntılar için PIPE ile ilgili önceki makaleye bakın), bir SKP Siparişli Setten aynı anda yalnızca bir SKP'nin takılmasına veya çıkarılmasına izin verildiğini unutmamak önemlidir. İki SKP eklemeniz veya çıkarmanız gerekirse, iki SKP Siparişli Set üzerinde işlem yapmanız gerekir. Aşağıda gösterildiği gibi: