Düşük güçlü, düşük gürültülü 8 fazlı çıkış halkası osilatörü
Özet: Yüksek güç tüketimi, yüksek gürültü ve halkalı osilatörün zayıf doğrusallığı sorunlarına yönelik olarak, TSMC 55 nm işlemine dayalı olarak, yeni bir çapraz ileri besleme yapısı halka osilatör devresi tipi önerilmiştir. Cihazın kendi termal gürültüsünün ve titreşim gürültüsünün derinlemesine analizi, halka osilatörün çıkış fazı gürültüsüne katkıda bulunur. Kapasitör filtre teknolojisi, osilatör çıkış faz gürültüsünü azaltmak için kullanılır. Kaynak negatif geri besleme devresi, frekans modülasyon doğrusallığını iyileştirmek için doğrusal akım elde etmek için kullanılır. Geniş ayar aralığı. Spectre RF simülasyon sonuçları, tasarlanan halka osilatörün 0,2 GHz 3,8 GHz frekans aralığına sahip olduğunu, 8 fazın üretildiğini, faz gürültüsünün -91,34 dBc / Hz @ 1 MHz olduğunu, akım tüketiminin 1,2 V güç kaynağı voltajı altında 4,6 mA olduğunu göstermektedir, doğrusal Derece iyidir.
TN432
Bir
10.16157 / j.issn.0258-7998.173393
Çince alıntı biçimi: Li Xin, Zhang Haining, Liu Min. Düşük güçlü ve düşük gürültülü 8 fazlı çıkış halka osilatörü Elektronik Teknoloji Uygulaması, 2018, 44 (4): 40-43, 47.
İngilizce alıntı biçimi: Li Xin, Zhang Haining, Liu Min. Düşük güçlü, düşük gürültülü sekiz fazlı çıkış halkalı osilatör.
tronic Tekniği, 2018, 44 (4): 40-43, 47.
0 Önsöz
Voltaj Kontrollü Osilatör (VCO), çıkış frekansı voltaj tarafından kontrol edilen bir osilatördür.Kablosuz iletişim sisteminde önemli bir modül ve faz kilitli döngü devresinin (PLL) çekirdeğidir.Faz gürültüsü, hassasiyeti ve diğer parametreleri doğrudan etkiler. PLL'nin son performansı. Halka osilatörlerinin, LC rezonans voltaj kontrollü osilatörlere (LC VCO'lar) göre birçok önemli avantajı vardır: endüktif bileşenlere gerek yoktur, yonga alanından tasarruf edilir, maliyet tasarrufu, geniş ayar aralığı ve çoklu fazlar kolayca gerçekleştirilir. Bununla birlikte, halka osilatörlerin faz gürültü performansı genellikle biraz daha kötüdür. Düşük güç tüketimi, küçük alan ve yüksek entegrasyon avantajları göz önüne alındığında, halka osilatörler iletişim alanında yaygın olarak kullanılmaktadır. Şu anda, düşük güç tüketimi, düşük gürültü ve geniş ayarlı yeni halka osilatör yapısı, birçok akademisyeni araştırmaya yatırım yapmaya çekmiştir.Örneğin, literatürde 2.05 GHz ila 3.35 GHz frekans aralığına sahip bir halka osilatör tasarlanmıştır ve faz gürültüsü -89.6'dır. dBc / Hz @ 1 MHz, çekirdek devrenin güç tüketimi 18.36 mW'dir, ancak güç tüketimi nispeten büyüktür ve kablosuz iletişim sistemlerindeki düşük güç tüketimi gereksinimlerini karşılayamaz. Osilatörün büyük güç tüketimi, yüksek gürültü, zayıf doğrusallık ve diğer sorunları göz önüne alındığında, yeni bir halka osilatör yapısı önerilmektedir. Halka osilatörün frekans aralığı 0,2 GHz 3,8 GHz'dir, 8 faz üretilir ve faz gürültüsü - 91,34 dBc / Hz, 1 MHz'de.
1 Halka osilatör
1.1 Halka osilatör
Halka osilatörün çekirdek yapısı, Şekil 1'de gösterildiği gibi, bir salınım frekansında pozitif geri beslemeli bir döngüdür.
Şekilde, HA () temel amplifikatörün transfer fonksiyonudur ve HF () geri besleme ağının transfer fonksiyonudur. Geri besleme sisteminin kapalı döngü kazancı denklem (1) 'dir:
Halka osilatörün çalışma prensibi, döngü transfer fonksiyonunun sadece bir frekans noktasında Barkhausen kriterini karşılamasıdır, yani salınım, belirli bir frekansta formül (2) 'yi karşılayarak üretilebilir.
Bunların arasında 0, giriş voltajı 0 olduğunda çıkış frekansını, KVCO VCO'nun kazancını, birim rad / (s · V) ve Vcon kontrol voltajını temsil eder.
1.2 Devre prensibi analizi ve tasarımı
Halka osilatörün faz gürültüsü esas olarak atış gürültüsünden, termal gürültüden ve çevresel gürültüden gelir. Termal gürültü, sıcaklık, bant genişliği ve direncin bir sonucudur; atış gürültüsü DC ön gerilim akımından kaynaklanır ve çevresel gürültü temel olarak VCO'nun harici güç kaynağının gürültüsünden ve alt tabakanın gürültüsünden gelir. Gecikme ünitesi tek uçlu bir yapı ve diferansiyel bir yapıya sahip olabilir.Temel geciktirme ünitesi iyi bir simetriye sahip olduğu için diferansiyel yapıdan oluşan diferansiyel halkalı osilatör, çevresel gürültüyü aşmada büyük avantajlara sahiptir.Ancak devrenin karmaşıklığı nedeniyle sadece artmaz Çipin alanı küçültülür ve daha fazla termal gürültü getirir Bu nedenle, basit bir yapıya ve daha az cihaza sahip tek uçlu bir yapı seçmek, cihazın kendisinden kaynaklanan termal gürültüyü etkili bir şekilde azaltabilir. N kademeli halka osilatörü, her kademenin gecikmesi td'dir ve frekansı:
Bunlar arasında, Icharge şarj akımıdır, Cpar, gecikme biriminin çıkış düğümünün toplam parazitik kapasitansıdır ve Vdd, besleme voltajıdır.
Çip alanı göz önüne alındığında, tasarlanan halka voltajı kontrollü salınım, Şekil 2'de gösterildiği gibi esas olarak 24 inverterden oluşur; burada D0 D8, ana halka yapısını oluşturmak için uç uca bağlanır. Giriş terminali Vcon ile gösterilir ve VCO'nun salınım frekansı giriş terminal voltajının değişmesiyle değişir.
Şekil 3'ten, VCO'nun esas olarak üç döngü içerdiği görülebilmektedir: Birincisi, D0'dan D8'e kadar sekiz gecikme biriminden oluşan en yavaş ana döngü ve ikincisi, iki dört aşamalı ters gecikme biriminden oluşan kapalı bir döngüdür. Döngüler D9 D11 D13 D15, D8 D10 D12 D14 ve dört kapalı döngü vardır, sırasıyla D16 D20, D17 D21, D18 D22, D23 D19 Ana döngü ve her alt döngü mükemmel bir simetrik ilişki sağlar.
Negatif direncin büyüklüğünü değiştirmek için MN1 akımını değiştirerek, MP0 ve MP1 drenlerinin eşdeğer direnci de değişecek ve böylece salınım frekansı ayarlanacaktır Düşük güç kaynağı nedeniyle, MP0 ve MP1 mevcut ayna yapılarını benimseyecektir. MP0 ve MP1 drenajının eşdeğer direncinin değişmesi, farklı frekanslara sahip sinyallerin farklı çıkış dalgalanmalarına neden olacak ve bu da VCO'nun gürültü performansını etkileyecektir.İletişim sisteminin ihtiyaçlarını karşılamak için akım aynasının genişlik-uzunluk oranının voltaj kontrollü osilatörü optimize etmek için ayarlanması gerekir. Faz gürültüsü.
Halka osilatörün salınım ilkesine göre, ana halka zinciri VCO olarak sekiz aşamalı tersine çevrilmiş bir gecikme ünitesinden oluşan bu voltaj kontrollü osilatör, çevresel gürültüyü etkili bir şekilde bastırabilen ve saat veri kurtarma devresinde kullanılan dört evreli faz frekansı sinyal çıkışı elde edebilir. Önemli uygulamaları vardır.
1.3 Tampon tasarımı
Halka osilatörün iyi bir çıkış eşleşmesine sahip olması için devreye Şekil 4'te gösterildiği gibi bir tampon aşaması dahil edilmiştir, esas olarak bir diferansiyel çift, bir tek uçlu bir invertör ve bir mandaldan oluşur.Diferansiyel çiftin çıkışı, inverterin girişi olarak kullanılır. Böylece devrenin simetrisi sağlanır. Tampon aşaması, halka osilatörün çıkış dalga biçimini% 50'lik bir görev döngüsüne sahip bir saat sinyaline değiştirebilir ve sürüş kabiliyetini geliştirebilir.
1.4 Düzen tasarımı
Yerleşim tasarımı, entegre devre teknolojisinin önemli bir parçasıdır ve yerleşim tasarımının kalitesi yonganın işlevini doğrudan etkiler. Bu yazıda tasarlanan halka osilatörü, TSMC 55 nm sürecine dayanmaktadır ve VCO eşleştirme ve gürültü azaltma analizine odaklanmaktadır.Mizanpaj tasarımının temel kurallarına göre, virtüöz Layout Editor aracı, yerleşim için kullanılır ve DRC ve LVS doğrulamasından geçmiştir. Tasarlanan halka osilatör düzeni Şekil 5'te gösterilmektedir ve çekirdek yerleşim alanı 70 m × 81 m'dir.
2 Simülasyon sonuçları
2.1 Önceki simülasyon sonuçları
Geçici simülasyon için Cadence'in Spectre RF simülasyon aracını kullanın ve sonuç Şekil 6'da gösterilmektedir. Vdd = 0,6 V olduğunda halka osilatörünün başlama süresinin yaklaşık 1,4 ns ve salınım genliğinin yaklaşık 0,74 V olduğu şekilden görülebilmektedir. Bu sonuç, osilatörün iyi bir başlangıç durumuna sahip olduğunu ve başlatma süresinin nispeten kısa olduğunu göstermektedir.
VCO'nun frekans ayarlama diyagramı Şekil 7'de gösterilmektedir. Şekil 7'den, kontrol voltajı 0 ile 0,9 V arasında değiştiğinde, VCO frekans ayarlama aralığı 0,2 GHz ila 3,8 GHz ve ayar eğrisinin 0,4 ila 0,8 V olduğu görülmektedir. İyi doğrusallığa sahiptir.
Faz gürültüsü, voltaj kontrollü bir osilatörün önemli bir parametresi ve performans indeksidir. Voltaj kontrollü osilatörün faz gürültüsü performansı, PSS ve PNOISE'nin ortak simülasyonu yoluyla elde edilir ve frekans kayması aralığı 1 kHz ila 1 GHz olarak ayarlanır. Ayarlama voltajı 0.6 V ve çıkış merkez frekansı 2.4 GHz olduğunda, genel devrenin faz gürültü eğrisi Şekil 8'de gösterilmektedir. 1 MHz'lik bir frekans kaymasında faz gürültüsünün -91.34 dBc / Hz olduğu görülebilmektedir.
Titreşim ve faz gürültüsü, bir halka osilatörünün gürültü performansını ölçen parametrelerdir.Jitter, osilatör sinyalinin zaman alanındaki sıfır geçiş süresinin belirsizliğinin bir ölçüsüdür; faz gürültüsü, frekans alanındaki osilatörün spektral saflığının bir ölçüsüdür. Temelde aynıdırlar, ancak aynı fenomeni açıklamak için farklı ifade yöntemleri kullanırlar. Faz gürültüsüne dayalı titreşim hesaplaması Şekil 9'da gösterilmektedir. A = alan = kapsamlı faz gürültü gücü (dBc) olarak ayarlayın, sonra:
ŞEKİL 8'de gösterilen faz gürültü grafiğinde ŞEKİL 9'daki her bir frekans kaymasına karşılık gelen faz gürültüsünü okuyun. Hesaplamadan sonra:
Düşük frekanslı VCO'lar genellikle nispeten büyük titreşime sahip olduklarından, düşük frekanslı gürültüyü etkili bir şekilde filtrelemek için genellikle bir PLL döngüsü kullanılır.
2.2 Simülasyon sonrası sonuçlar
Düzeni değiştirdikten ve optimize ettikten sonra, parazitik direnci, parazitik kapasitansı ve düzenin diğer parametrelerini çıkarmak için düzen parametresi çıkarma aracı PEX'i kullanarak DRC ve LVS doğrulamasını geçin. Şekil 10, simülasyon sonrası devrenin şematik diyagramını göstermektedir.
Düzenin parazit parametrelerini çıkardıktan sonra, aynı simülasyon ortamını kurun ve kararlı salınım sırasında VCO'nun geçici çıkış sinyali dalga formu, frekans modülasyon özellikleri ve faz gürültü performansı üzerinde simülasyon sonrası gerçekleştirmek için simülasyon araçlarını kullanın.Simülasyon sonrası sonuçlar Şekil 11 ila Şekil 13'te gösterilmektedir. Göstermek. Simülasyon sonrası sonuçların temelde önceki simülasyon sonuçları ile aynı olduğu şekilden görülebilmektedir.Mizanpaj tasarımının osilatörün 0.2 GHz ile 3.8 GHz arasındaki frekans ayarlama aralığını karşıladığı ve merkez frekanstaki faz gürültüsünün -91.34 dBc / Hz @ 1 MHz olduğu görülebilmektedir. Güç tüketimi 4,6 mW ve doğrusallık iyidir.
Tablo 1, tasarlanan halka voltaj kontrollü osilatörün performans parametrelerini özetlemekte ve benzer proses koşullarına sahip osilatörlerle karşılaştırmaktadır. Tasarlanan halka osilatörün düşük güç tüketimi şartı altında daha yüksek frekansa sahip olduğu ve faz gürültüsünün daha iyi olduğu görülmektedir.
3 Sonuç
TSMC 55 nm sürecine dayalı olarak, bir 2,4 GHz düşük güçlü halka osilatör, çapraz besleme ileri devre yapısıyla tasarlanmıştır.Tüm halka osilatörün maksimum güç tüketimi 1,2 V besleme gerilimi altında 5,6 mW ve faz gürültüsü -91,34 dBc / Hz. Bu VCO, düşük güç tüketimi, düşük faz gürültüsü ve geniş ayarlanabilir aralık avantajlarına sahiptir ve faz kilitli döngüler, frekans üreteçleri ve saat kurtarma gibi devrelere uygulanabilir.
Referanslar
Yang Biwen. 1,2 GHz 2,8 GHz halka osilatör tasarımı. Elektronik Kalite, 2014 (2): 30-34.
Razawi Ünlü yabancı üniversitelerden en son ders kitaplarının seçimi: Analog CMOS entegre devre tasarımı Xi'an: Xi'an Jiaotong University Press, 2003.
David Johns, Ken Martin, Analog entegre devre tasarımı, John Wiley and Sons, 1997: 196-204.
Wang Zhipeng. 0,28 m CMOS sürecine dayalı 0,2 GHz -3,26 GHz çapraz besleme yapısı VCO'nun tasarımı Changsha: Ulusal Savunma Teknolojisi Üniversitesi, 2011.
CUI K, REN Z, LI X, vd. FPGA'larda taşıma zincirlerini kullanan yüksek doğrusallık, halka osilatör tabanlı, sürmeli dijital zaman dönüştürücü. IEEE İşlemleri Nükleer Bilim, 2017, 64 (1): 697 -704.
IDGUNJI S.Halkalı osilatör tabanlı gerçek rasgele sayı üreteci için güç kaynağı ve gerçek rasgele sayılar üretme yöntemi
.2017.
LIANG J, ZHOU Z, HAN J, vd. 130 nm CMOS'ta 6.0-13.5 GHz alias kilitli döngü frekansı sentezleyici. Devreler ve Sistemlerde IEEE İşlemleri I Düzenli Makaleler, 2013, 60 (1): 108-115.
Gu Yinchuan, Huang Lu, Zhang Buqing. Tam diferansiyel çift gecikmeli halka VCO'nun tasarımı. Microelectronics, 2015, 45 (6): 747-750.
Fang Junliang, Zhang Changchun, Chen Deyuan ve diğerleri.Yeni bir kuadratür çıktı sözde diferansiyel halka VCO'nun tasarımı.Nanjing University of Post and Telecommunications: Natural Science Edition, 2014, 34 (2): 100-104.
yazar bilgileri:
Li Xin, Zhang Haining, Liu Min
(Bilgi Bilimi ve Mühendisliği Okulu, Shenyang Teknoloji Üniversitesi, Shenyang 110870, Liaoning)
