"İyi Tasarım Kağıdı" Yüksek hassasiyetli DAC için pratik bir CMOS bant aralığı referans kaynağı
Özet: Yüksek hızlı, yüksek hassasiyetli bir DAC'nin tasarım gereksinimlerini karşılamak için. Bant aralığı referans voltaj kaynağının temel tasarım prensibi sayesinde, pratik bir referans voltaj kaynağı tasarlanır ve hızlı başlatılan, yüksek stabiliteye sahip bir voltaj referans devresi elde edilir. 40 nm CMOS standart işlemine ve simülasyon sonrası için kadans yazılımına dayanan simülasyon sonuçları, güç kaynağı voltajı 2,5 V olduğunda oda sıcaklığında çıkış referans voltajının 1 olduğunu göstermektedir. 184 V; başlatma süresi 0,5 s; güç tüketimi 0'dır. 185 5 mW; sıcaklık kayma katsayısı -15 75 sıcaklık aralığında 8,7 × 10-5 / is; düşük frekansta güç kaynağı voltajı reddetme oranı -85 dB'dir; düzeni çizme alanı yalnızca 154 . 79 9 m × 48.656 m.
Çince alıntı biçimi: Feng Wei, Shi Juan, Zhai Jianghui ve diğerleri.Yüksek hassasiyetli DAC için pratik bir CMOS bant aralığı referans kaynağı.Elektronik Teknoloji Uygulaması, 2018, 44 (2): 16-19.
İngilizce alıntı biçimi: Feng Wei, Shi Juan, Zhai Jianghui ve diğerleri.Yüksek hassasiyetli DAC'ler için bir CMOS bant aralığı referansı.Elektronik Tekniğin Uygulanması, 2018, 44 (2): 16-19.
0 Önsöz
Elektronik bilgi endüstrisinin güçlü gelişimi, dijital teknoloji ve IC üretim teknolojisinin hızlı gelişimi ile DAC, cep telefonu üretimi ve kablosuz ağlar gibi bilgi dijitalleştirme bağlamında iyi bir pazar ortamına sahiptir. Bu nedenle, güncelleme hızı, kararlılık ve güç tüketimi açısından iyi performansa sahip DAC'ler daha iyi bir pazar beklentisine sahip olacaktır. Proses teknolojisi bugün nano seviye aşamasına girerken, DAC'nin gelişimi çalışma hızını ve güç tüketimi performansını büyük ölçüde geliştirdi. Proses üretim teknolojisine ek olarak yüksek performanslı bir DAC elde etmek için anahtar, bant aralığı referans kaynağının kararlılığında yatmaktadır. Bant aralığı referans kaynağının düşük sıcaklık katsayısı özelliklerinden dolayı, analog ve karışık sinyal devre sistemlerinde yaygın olarak kullanılır, bu nedenle referans voltaj kaynağı tarafından üretilen referans voltaj, analog sinyale ve dijital sinyale bağlanır. Referans voltajı +% 1 hata üretirse, DAC analog çıkışı% 1 artar, çünkü DAC tarafından üretilen analog çıkış, referans voltajının çarpımı ve giriş dijital miktarı ile orantılıdır. Bu nedenle, referans kaynağın doğruluk endeksi, DAC tasarım doğruluk endeksinden daha iyi olmalıdır. Bu nedenle, düşük güç tüketimli, düşük sıcaklık katsayılı ve yüksek güç kaynağı reddine sahip bir voltaj referans kaynağı tasarlamak gerekir. Referans kaynağın performansını iyileştirmek için, hata teknolojisinin azaltılması anahtar hale gelmiştir. Güç tüketiminin azaltılması açısından, düşük güç tüketimi elde etmek için tüm MOS tüplerinin eşik altı durumda çalışması önerilmektedir. Tam MOS yapısına sahip bir voltaj referans kaynağı tasarlamak için MOS tüpünün farklı iletkenlik özelliklerinin farklı çalışma alanlarında kullanılması da önerilmektedir.Referans kaynağının performansı düşük güç tüketimi açısından büyük ölçüde iyileştirilmiş olsa da, her iki güç kaynağı bastırma özelliklerine de sahiptir. Ayarlanması ve iyileştirilmesi gerekiyor. Güç kaynağı voltajı reddetme oranının iyileştirilmesi açısından, yüksek güç kaynağı reddetme oranlı voltaj referans devresi elde etmek için, kendinden yanlı bir akım aynası ve uygun bir başlangıç devresi ile birlikte bant aralığı voltajının temel prensibinin kullanılması önerilmektedir. Referans kaynak indeksinde geleneksel bant aralığı referans voltaj kaynağının ofset voltajı ve voltaj reddetme oranının sınırlandırılmasını ortadan kaldırmak için devrenin tasarımının kapsamlı bir şekilde düşünülmesi önerilmektedir Simülasyon sonuçları, devre performansında iyileştirme için hala yer olduğunu göstermektedir.
Bant aralığı referans voltaj kaynağının performansını, avantajlarını ve dezavantajlarını ve DAC'nin gerçek uygulama gereksinimlerini iyileştirmek için yukarıdaki yöntemleri sentezledikten sonra, bu makale, negatif geri besleme kullanarak daha kararlı bir PTAT akımı elde etmek için geleneksel tasarım ilkelerine dayalı 40 nm CMOS teknolojisini benimser. Prensibin çalışma mekanizması ve temel akım aynası vb. Aynı zamanda devrenin kararlılığını iyileştirmek için orantılı bir direnç tasarımı benimser. Yerleşim tasarımında, MOS tüpünün uyumsuzluğunu ve yerleşim alanını azaltmak için, mevcut ayna yapısının kendi kendine önyargısı, devre yapısını daha basit ve daha pratik hale getiren bir dirençle değiştirilir.
1 Bant aralığı referans kaynağının temel tasarım prensibi
Geleneksel bant aralığı referans kaynağının temel tasarım prensibi, işlemsel yükselticinin pozitif ve negatif giriş terminallerinin statik çalışma noktasının aynı özelliklerini kullanmak ve ayrıca negatif sıcaklık katsayısına sahip olan ve farklı kolektör akımları altında çalışan iki kutuplu transistör VBE'yi kullanmaktır. İki kutuplu bir transistörün VBE'si, pozitif bir sıcaklık katsayısı özelliklerine sahiptir ve bir bant aralığı referans voltaj kaynağının tasarımı, direnç değeri ayarlanarak tamamlanır. 40 nm CMOS sürecine dayanarak, yüksek stabilite bant aralığı referans voltaj kaynağı devresi tasarlanmıştır. Şekil 1, bant aralığı referans voltaj kaynağının gerçek devresini göstermektedir.
1.1 Karşılaştırmalı çekirdek devre şeması analizi
Şekil 1'de gösterildiği gibi, bu tasarımın genel mimarisini görebilirsiniz.Bir güç kaynağı voltajı ve etkin bir etkinleştirme sinyali olduğunda ve tüm bant aralığı referans voltaj kaynağı normal çalıştığında, literatürdeki formül kullanılarak devre analizi yapılır. . Direnç R1'deki voltaj düşüşü:
BJT transistörünün VBE'si (Q1) negatif bir sıcaklık katsayısına sahip olduğundan, VBE (Q1) yaklaşık 750 mV ve T 300 K olduğunda, negatif sıcaklık katsayısı yaklaşık -1,5 mV / K'dir; ve VBE pozitif bir sıcaklık katsayısına sahiptir. Oda sıcaklığında yaklaşık +0.087 mV / 'dir, bu nedenle R1 ve R2'nin direnç değerlerini uygun şekilde seçerek, iki öğenin toplamı sıfır sıcaklık katsayısına ulaşabilir, böylece daha iyi sıcaklık özelliklerine sahip bir referans voltajı elde edilebilir:
1.2 Başlangıç devresi analizi
Şekil 1'de gösterildiği gibi, giriş güç kaynağı voltajı VDD 2,5 V olduğunda, EN düşük, nEN yüksek ve ENA düşük olduğunda. MOS transistörü P9 kapatılır, yani op amp devresi tarafından hiçbir öngerilim akımı sağlanmaz ve MOS transistörleri N3 ve N4 açık olduğundan, N5 ve N6 toprak hattı tarafından kısa devre edilir, yani tüm op amp devresi çalışmaz durumda. P3 açıldığı için, fb (geri besleme) sinyali yüksek olan VDD'ye çekilir, P11 açılır, nEN yüksek olduğu için P10 kapatılır ve N2 açılır ve VDD ve VSS kısa devre yapmaz. N1'in geçit girişi nEN olduğundan, Vref açılır ve Vref VSS'ye çekilir, bu nedenle çıkış voltajı düşüktür ve op amp ve V + ve V besleme devreleri çalışmaz, bu nedenle öngerilim akımı kaynağı ve referans çekirdek kapatılır. EN yüksek olduğunda, nEN düşüktür ve ENA yüksektir. MOS tüpü P9 açılır ve akımın amplifikatöre akmasına izin verir. Akım kararlı olduğunda, işlemsel amplifikatör devresini direnç R3 üzerinden başlatın. Aynı zamanda N3, N4 ve P3 kapatılır ve referans çekirdek devresi normal şekilde çalışabilir. MOS tüpü N1 kapalı durumdadır ve normal Vref çıkışına izin verir. En_vbg ve envbg_z, iletim kapısı modülünü kapalı durumda yaparsa, Vref normal bir çıkış değerine sahip olsa bile, son çıkış sinyali vbg de düşük seviyeli bir voltaj değeridir. Başlangıç devresi, devrenin kararlılığını ve hata toleransını artırır; ayrıca DAC'nin güç tüketimini azaltmaya yardımcı olur.
1.3 OPAMP gerçek devre şemasının analizi
Şekil 1'de gösterilen gerçek OPAMP devresi, normal çalışmada, derin bir negatif geri besleme durumundadır, yani, pozitif ve negatif uçlarındaki giriş voltajı, bant aralığı referans voltaj kaynağında tam olarak kullanılan aynı potansiyele kenetlenir. İşlemsel yükselticinin bu özelliği, sıcaklıktan bağımsız bir bant aralığı voltaj çıkışı sağlar. Bu tipik bir iki aşamalı işlemsel amplifikatör devre yapısıdır.P5, P6 ve N5, N6, P9 ve R3 birinci aşamayı ve N7, N8 ve P7, P8 MOS tüpleri ikinci aşamayı oluşturur. Bunlar arasında, P9, N3 ve N4, iki aşamalı işlemsel yükselticinin çalışma durumunu kontrol eden anahtar tüpleridir.P9 açıldığında, öngerilim akımı direnç R3 aracılığıyla üretilir. N3 ve N5 kapalı olduğunda, op amp normal şekilde çalışabilir. Giriş portu VDD 2,5 V olduğunda, test edilen diferansiyel op amplifikatörün kazancı, tasarım gereksinimlerini karşılayan 67,8 dB'dir.
2 Simülasyon sonuçları ve düzeni
2.1 Yerleşim ve simülasyon sonrası sonuçların analizi
Önceki ve sonraki gerçek devre, düzen ve simülasyonun tümü, devreyi simüle etmek için kadans kullanan 40 nm CMOS sürecine dayanmaktadır. İlk olarak, farklı test parametreleri için farklı test devreleri oluşturun ve ardından Spectre yazılımını simüle etmek için kullanın, iletim geçidinin iki saat kontrol sinyalini en_vbg ve envbg_z sırasıyla düşük ve yüksek seviyelere ayarlayarak iletim kapısını açıp etkinleştirin EN sinyali, op amp ve PTAT modülünün normal şekilde çalışmasına izin vermek için düşük seviyeye ayarlanmıştır. Güç kaynağı voltajı VDD girişi 2,5 V'dir ve VSS girişi 0 V'dir. Testten sonra, her modül normal çalıştığında akım 156 .74 A, çıkış voltajı 1'dir. 184 V; başlatma süresi 0,5 s'dir.
Şekil 2'den güç kaynağı voltajının 2,5 V olduğu ve sıcaklığın -15 ila 75 aralığında doğrusal olarak değiştiği görülmektedir.Çıkış voltajı sıcaklığa göre değişir. Simülasyon sonucundan elde edilen veriler hesaplanmış ve simülasyon sıcaklık kayma katsayısı 8.7 × 10-5 / şeklindedir.
Şekil 3'ten, sıcaklık oda sıcaklığında ve düşük frekanslarda PSRR'nin -85 dB olduğu görülebilmektedir Sonuçlar, bant aralığı referans voltaj kaynağının iyi voltaj bastırma özelliklerine sahip olduğunu göstermektedir.
40 nm'lik prosesin tasarım kurallarına göre Şekil 4'te gösterilen düzen çizilerek proses sınırlamasının devre performansı üzerindeki etkisini azaltmak için geniş kanallı MOS tüp için interdijital yapı kullanılır; diferansiyel op amp için Düzen çizimi, giriş ofset voltajını azaltmak için genel yapı simetriktir; daha iyi bir eşleşme elde etmek için 9 bipolar transistörün düzeni ayarlandı ve bazı cihazların etrafına sanal MOS transistörleri eklendi.
2.2 Diğer literatür parametreleri ile karşılaştırma ve analiz
Tablo 1'den referanslara kıyasla bu makalenin avantaj ve dezavantajlarını görebiliriz.Sıcaklık kararlılığı açısından bu makalenin eksiklikleri özellikle belirgindir.Hâlâ birçok sorun vardır.Gerçekten devredeki pozitif sıcaklık katsayısı ve negatif sıcaklık katsayısının ağırlıklarını iyileştirmek gerekir. Güç kaynağı bastırma özelliklerinde belirli bir referans değerine sahip olun.
3 Sonuç
Bu makaleye göre, referans kaynağın doğruluğu DAC tasarım doğruluk indeksinden daha iyi olmalıdır. Negatif geri besleme ve temel akım aynası prensipleri kullanılarak, devre makul bir şekilde tasarlandığında kararlı bir PTAT akımı elde edilir ve bant aralığı referans voltaj kaynağının tasarım prensibine göre yüksek hassasiyetli ve hızlı başlangıç CMOS bant aralığı referans voltajı elde edilir. Aynı zamanda, yerleşim alanı ve devre performansı açısından, DAC indeksi gereksinimlerini karşılarken, kendi kendine önyargı akımı üretme ihtiyacını ortadan kaldırmak gibi düzende parazitik parametrelerin oluşumunu azaltmak için kullanılan MOS tüplerinin sayısını azaltmaya çalışın. MOS tüpü. Son olarak, 1 referans çıkış voltajı. 184 V, başlangıç süresi 0,5 s, güç kaynağı voltajı reddetme oranı -85 dB, düzen alanı 7531,9 m2 ve yüksek hızlı DAC yongası içindeki bant aralığı referans voltaj kaynağına entegre edilebilir. Bu bant aralığı referans kaynağı, yüksek hızlı, yüksek çözünürlüklü bir DA dönüştürücü tarafından kullanılır.
Referanslar
Yang Yujun. Yüksek hızlı DA dönüştürücü devresinin tasarımı. Chengdu: Çin Elektronik Bilimi ve Teknolojisi Üniversitesi, 2014.
Ding Jiaping. Yüksek hızlı ve yüksek hassasiyetli ADC'de referans voltaj kaynağının araştırılması ve tasarımı Nanjing: Southeast University, 2006.
Zhang Wandong. Yüksek güç kaynağı reddetme oranı ve yüksek hassasiyetli referans voltaj kaynağının tasarımı ve optimizasyonu Chengdu: Çin Elektronik Bilimi ve Teknolojisi Üniversitesi, 2011.
Xing Xiaoming, Li Jiancheng, Zheng Lihui. Düşük güç eşik altı CMOS bant aralığı referans voltaj kaynağı. Mikroelektronik ve Bilgisayar, 2015, 32 (10): 151 - 154 , 158 .
Tang Junlong, Xiao Zheng, Zhou Binteng ve diğerleri.Yüksek güç kaynağı reddetme oranına sahip bir tamamen MOS voltaj referans kaynağının tasarımı. Microelectronics, 2015, 41 (4): 425-428.
Wu Rong, Zhang Yani, Jing Li. Düşük sıcaklık kayması ve yüksek PSRR ile yeni bir bant aralığı referans voltaj kaynağının geliştirilmesi. Semiconductor Technology, 2010, 35 (5): 503-506.
Zhou Yongfeng, Dai Qingyuan, Lin Ganglei, vb CMOS A / D dönüştürücüler için bir bant aralığı referans voltaj kaynağı Microelectronics, 2009, 39 (1): 25-28.
Alan Holberg. CMOS Analog Tümleşik Devrelerin Tasarımı. İkinci Baskı. Beijing: Elektronik Endüstrisi Yayınevi, 2010: 109- 130 .
Richard Razawi Analog CMOS entegre devrelerin tasarımı Xi'an: Xi'an Jiaotong University Press, 2003: 309-319.
He Lenian, Wang Yi.Analog Tümleşik Devrelerin Tasarımı ve Simülasyonu Beijing: Science Press, 2008.
yazar bilgileri
Feng Wei, Shi Juan, Zhai Jianghui, Guo Dong
Bilgi ve İletişim Okulu, Guilin Elektronik Teknolojisi Üniversitesi, Guilin 541004, Guangxi, Çin
