SRAM FPGA'ya dayalı gerçek zamanlı hata toleranslı kendi kendine onarım sisteminin tasarım yöntemi
Havacılık teknolojisinin gelişmesiyle birlikte, uzay görevleri giderek daha karmaşık ve çeşitli hale geliyor ve gelecekteki havacılık sistemleri daha yüksek işlemci performansı gerektirecek. Yerleşik ATP gibi bazı havacılık ekipmanlarının elektronik modül tasarımında, SRAM tabanlı sahada programlanabilir kapı dizisi (FPGA) yaygın olarak kullanılmıştır. Uzay ortamındaki elektronik sistemlerin tasarımı sadece yüksek performansı karşılamakla kalmamalı, aynı zamanda veri işleme, iletim ve kontrolünün doğruluğu ve güvenilirliği de garanti edilmelidir. Havada, uzayda, uzay silahlarında ve diğer uzay uygulama elektronik sistemleri için, genellikle alfa parçacıkları, kozmik ışınlar, uzaydan gelen güçlü radyasyon gibi çeşitli elektromanyetik radyasyon ortamlarına ve ayrıca yerde çalışan bazı elektronik sistemlere maruz kalırlar. Yüksek elektromanyetik radyasyon ortamında, bu radyasyon ortamları çeşitli yüksek enerjili parçacıklarla doludur.Yüksek enerjili parçacıkların çalışma halindeki elektronik cihazlar üzerindeki etkisi, tek olaylı bozulma (SEU) vb. Gibi radyasyon etkilerine neden olur ve radyasyon etkilerinden kaynaklanan cihaz arızalarına neden olur. Yumuşak hatalar, uzay ortamında elektronik sistemlerin arızalanmasına yol açan önemli nedenlerden biridir.
Sistem güvenilirliğini ve güvenliğini geliştirme açısından, hata önleme ve hata toleransı teknolojileri yaygın olarak kullanılan iki temel teknolojidir. Mikroelektronik anti-radyasyon güçlendirme teknolojisi, malzeme seçimi ve proses yapısı tasarımı yoluyla, fiziksel katmanda hasara neden olan çeşitli parazitik parametreleri ortadan kaldırır ve elektronik cihazların radyasyon direncini etkili bir şekilde artırabilir. Ancak, sistemin arıza koruması sadece fiziksel katmanda olması, zorlu ortamlarda sistem güvenilirliği gereksinimlerini karşılayamaz ve sistem işlevlerinin devre tasarımından korunması gerekir. Hata Düzeltme Kodu (ECC) teknolojisi kullanılarak, bellekteki hataları belirli bir ölçüde algılayıp düzeltebilen veri okuma / yazma doğruluğunu elde etmek için veri paketinin arka ucuna ek kontrol veri bitleri eklenir. Bilgi yedekliliği, donanım yedekliliği vb. Arızaları "korumak" veya "izole etmek" için yedekli tasarımın kullanılması gibi arızaya dayanıklı tasarım teknolojisi ve ardından arızanın etkisini belirli bir süre içinde örtmesi, böylece elektronik sistemin belirli bir süre içinde arızalanması Sistem hala normal çalışabilir, ancak bu yöntem arızayı ortadan kaldırmaz.Arızaların birikmesi ve üst üste binmesi ile sistem hala başarısız olabilir.Bu nedenle, sisteme hataların birikimini etkin bir şekilde azaltma ve sistemin güvenilirliğini artırma yeteneği verir.
Bu yazıda, sistemin yonga düzeyinde güvenilirlik tasarımı, hata toleransı ve hata kendi kendine onarım perspektifinden gerçekleştirilmiş ve SRAM FPGA'ya dayalı gerçek zamanlı hata toleranslı kendi kendine onarım sistemi mimarisi önerilmiş ve tasarım yapısı Xilinx Virtex-6 FPGA üzerinde tasarlanmıştır. doğrulama.
1 Dinamik kısmi rekonstrüksiyona dayalı modüler onarım
FPGA yapılandırması, statik yapılandırma ve dinamik yapılandırma olarak ikiye ayrılabilir. Statik yapılandırma genellikle tüm FPGA modülünü yeniden yapılandırır. Sistem işlevleri, yapılandırma işlemi sırasında kesilir ve yapılandırma tamamlandıktan sonra sistem işlevleri değiştirilir. Dinamik kısmi yeniden yapılandırma olarak da bilinen dinamik yapılandırma, FPGA'daki diğer modüllerin çalışmasına müdahale etmeden bazı alanların mantık işlevlerini dinamik olarak değiştirebilir. Temel fikir, FPGA içindeki mantıksal kaynakları statik bir alana ve fiziksel düzen açısından birkaç dinamik alana bölmektir. Her dinamik alan, farklı işlevler elde etmek için birden fazla yapılandırma dosyasına karşılık gelebilir ve bu yapılandırma dosyaları önceden yonga dışı bellekte depolanır. Sistemin farklı çalışma anlarında, ilgili mantık işlevlerini gerçekleştirmek için sistemin gerçek ihtiyaçlarına göre aynı dinamik alana farklı yapılandırma dosyaları yüklenir. Fonksiyon dinamik bir alanda değiştirildiğinde, statik alanın ve diğer dinamik alanların mantık fonksiyonları etkilenmez ve sistem hala sürekli çalışmaktadır.
Dinamik kısmi rekonstrüksiyon teknolojisi, bazı FPGA kaynaklarının zaman paylaşımlı çoğullamasını gerçekleştirebilir, çipin farklı zamanlarda farklı işlevleri gerçekleştirmesini sağlar ve çip kaynaklarının kullanımını iyileştirir.Bu, literatürdeki dinamikleri birleştirmek gibi endüstriyel sistem tasarımında yaygın olarak kullanılmaktadır. Kısmi yeniden yapılandırma teknolojisi, farklı sensörler için farklı fonksiyonları değiştirerek endüstriyel sensör veri toplama sistemleri tasarlar. Teknoloji ayrıca yeniden yapılandırılabilir bilgi işlem, geliştirilebilir donanım ve hataya dayanıklı tasarıma da uygulanabilir. Dinamik kısmi yeniden yapılandırma teknolojisi ve artıklık teknolojisini birleştiren, yani yedekli tasarımdaki her yedekli modül dinamik bir alana yerleştirilir.Bir hata oluştuğunda, arızaların birikmesini ve üst üste binmesini önleyebilen dinamik yeniden yapılandırma ile arızalı modül onarılabilir. , Hataya dayanıklı olurken sistem arızasına kendi kendini onarma yeteneği kazandırın.
2 Kaba taneli ve ince taneli üç modlu yedekli kendi kendini iyileştiren yapı
2.1 Kaba taneli üç modlu artıklık tasarım yapısı
Tipik modül artıklık teknolojisi-N-modül artıklık tasarımı: İşlevsel modülleri N kopyaya çoğaltın, N modül aynı girdiye sahiptir ve N modülün çıktısı çoğunluk oyuyla çıkarılır. N modu yedekli sistem, son sistem çıktısını etkilemeden aynı anda yedek modüllerin yarısından fazlasının arızalarını tolere edebilir. Yedekli modül sayısının artması ile sistemin hata toleransı iyileşir, ancak aynı zamanda sistemin donanım kaynak yükü ve güç tüketimi artar.Hata toleransı ve kaynak ek yükü dikkate alındığında, üç modlu artıklık (TMR) teknolojisi en yüksek performansa sahiptir.
FPGA sistemleri genellikle birden fazla işlevsel modüle bölünebilir.Kaba taneli üç modlu artıklık tasarım yapısı, tüm işlevsel modülü yedekli tasarım için bir birim olarak alır. Şekil 1'de gösterildiği gibi, tüm işlevsel modül yedek bir birim olarak kabul edilir ve tamamı İşlevsel modüller üç kopya halinde kopyalanır ve her bir işlevsel birim modülü FU1 FU3 ayrı bir kısmi yeniden yapılandırma modülü (PRM) olarak yapılandırılır, böylece her yedek modül bağımsız olarak onarılabilir. Seçmen, çıktı almak için çoğunluğun girdi sonucunu seçer. Kaba taneli üç modüllü artıklık tasarım yapısında, iki yedek modülün çıktı sonuçları doğru olduğu sürece, tüm modülün çıktısının normal olması garanti edilebilir.Modüllerden herhangi biri arızalandığında, arızayı tespit etmek için arıza tespit mekanizması kullanılabilir. Arızalı alanı izole edin ve kendi kendine onarım işlemleri gerçekleştirin.
2.2 İnce taneli üç modlu artıklık tasarım yapısı
Kaba taneli tasarım yapısının kullanılması sistemin güvenilirliğini etkili bir şekilde artırabilir, ancak yine de bazı eksiklikler vardır. Birincisi, çoğunluk seçmen başarısız olduğunda kendi kendini onaran yapının tamamı güvenilmezdir; ikincisi, büyük modül granülerliği nedeniyle bazıları modül işlevlerine yol açamaz Gizli arızaların arızası birikmeye devam eder, bu da aynı anda birden fazla modülün arızalanmasına neden olarak koruyucu yapının bozulmasına neden olabilir. Bu makaledeki ince taneli üç modlu yedekli tasarım yapısı, hataların birikmesini etkili bir şekilde azaltabilir. Bu tasarım yapısı, bir işlevsel modülü birkaç bağımsız sıralı bileşene ve kombinasyonel mantık parçalarına ayırır. Bu makale, tasarım yapısını açıklamak için grafik gösterimi kullanır. Fonksiyonel birim modülündeki kombinasyonel mantık CG olarak temsil edilirse ve sıralı eleman SE olarak temsil edilirse, Şekil 2 (a) 'daki devre, yönlendirilmiş grafik gösterimi yöntemi kullanılarak Şekil 2 (b) olarak gösterilebilir.
İnce taneli üç modlu artıklık, hata toleranslı kendi kendine onarım yapısı, yönlendirilmiş grafik gösterimi yöntemine dayanmaktadır. Temel fikri, devreyi mantık devrelerine ve sıralı devrelere bölmek, sıralı devrenin çıkışına bir çoğunluk seçmeni eklemek ve ardından orijinali karşılaştırmaktır. Devre, kendi kendini onaran bu yapının üç oylama birimine sahip olmasını sağlayan, böylece bu yapının hata toleransını güçlendiren, sıralı devrelerin neden olduğu hata birikimini azaltan ve alan çapraz hatalarının oluşmasını başarıyla önleyen üç modlu yedeklilik ile tasarlanmıştır. Şekil 2 (a), orijinal devreyi Şekil 2 (b) 'de gösterildiği gibi bölmek için yönlendirilmiş grafik gösterimi yöntemini kullanarak, Şekil 2 (c)' de gösterildiği gibi hataya dayanıklı hale getirmek için TMR üç modlu artıklık teknolojisini kullanarak orijinal devreyi gösterir. . MV, Çoklu Seçmen'in, devre sıralı bileşenlerinin çıktısından sonra eklendiğini ve üç modlu artıklık yapısının, devrenin hata toleransını artırmak için kullanıldığını belirtir. D1 modülü, sıralı devre ve oylama cihazının kombinasyonu arızalandığında, D2 modülü ve D3 modülü bu tür hataları çoğunluk seçicisi aracılığıyla tespit edebilir ve kesintiler yoluyla kısmi dinamik yeniden yapılandırma işlemini gerçekleştirmek için işlemciyi uyandırabilir, böylece D1 alanının bir kısmı yeniden yapılandırılır. Kendi kendini onarabilir.
İnce taneli üç modlu artıklık, hata toleranslı kendi kendine onarım yapısı, sıralı devrelerin neden olduğu hata birikimi olasılığını azaltır ve etki alanı çapraz hatalarının oluşmasını başarıyla önleyebilir. D1 modülünün SE2 devresi ve D3 modülünün CG4 devresi aynı anda başarısız olduğunda, SE2 hatası, sıralı devrenin çıkışında seçmen tarafından başarıyla tespit edilip izole edildiğinden, bir sonraki aşamayı etkileyen birikmiş CG4 hatası iletilmeyecektir. Bu nedenle, etki alanları arası hataların oluşması başarıyla önlenebilir.
2.3 Güvenilirlik karşılaştırması
FPGA'da işlev modüllerinin gerçekleştirilmesi, arama tabloları (LUT'lar), flip-floplar (Flip-Floplar), blok bellek (BRAM), vb. Gibi mantık kaynakları ile temsil edilebilir. Her mantıksal kaynağın bağlantısı ve kullanımı, bit akışı dosya yapılandırması aracılığıyla gerçekleştirilir. Bit akışı dosyası bir dizi yapılandırma çerçevesinden oluşur ve yapılandırma çerçevesi, yapılandırma bilgilerini temsil eden birkaç bit içerir. Bir radyasyon ortamında, bir FPGA'daki bir devre modülünde tek bir olay dönüşü meydana geldiğinde, modül dönüşlerinin herhangi bir bitinin modülün arızalanmasına neden olması değildir Modülün işlevi genellikle bazı anahtar bitler tarafından belirlenir. Kaba taneli üç modlu yedekli tasarım yapısının hata toleransı dikkate alınarak, Markov modeli altındaki üç modlu yedekli yapı tartışılmış, fonksiyonel modülün t zamanı boyunca güvenilirliğinin zaman geçtikçe katlanarak azaldığı varsayılmaktadır. Güvenilirlik şu şekilde ifade edilebilir:
m, birim zaman başına bit çevirme hızı ve modüle karşılık gelen anahtar bitlerin sayısı ile belirlenen, fonksiyonel modül m'nin başarısızlık oranını temsil ettiğinde. Üç modlu yedekli bir sistem için, sistem koruma işlevi yalnızca iki veya daha fazla modülde hata olduğunda başarısız olacaktır.Üç modlu yedekli sistemin oylama mantığının normal olduğu varsayılırsa, daha sonra kaba taneli üç modlu artıklık için Tasarım yapısının güvenilirliği şu şekilde ifade edilebilir:
Önerilen ince taneli üç modlu artıklık yapısının güvenilirliği ile kaba taneli üç modlu artıklık yapısının güvenilirliği karşılaştırılmış ve güvenilirlik diyagramı Şekil 3'te gösterilmiştir. İnce taneli üç modlu artıklık yapısının hata toleransı güvenilirliği, kaba taneli üç modlu artıklık yapısının güvenilirliğine kıyasla önemli ölçüde geliştirildi.Aynı zamanda, ince taneli üç modlu artıklık yapısı, ek oylama cihazları ve hata algılama mantığı sunarak ek kaynak ek yükünde artışa neden olur. İnce taneli üç modlu artıklık yapısı, yüksek arıza oranlarına sahip devre modüllerini korumak için daha uygundur.
3 Gerçek zamanlı arıza kendi kendine onarım sistemi tasarımı
3.1 Gerçek zamanlı arıza kendi kendine onarım sisteminin genel tasarım yapısı
Şekil 4, Xilinx FPGA'ya dayalı bir arıza kendi kendine onarım sisteminin genel yapısının bir tasarım şemasını göstermektedir. Sistemin tamamı, temel olarak iki bölüme ayrılan MicroBlaze yumuşak çekirdeğine dayanan çip üzerinde mikroişlemci sistemini gerçekleştirir: statik alan ve dinamik kısmi yeniden yapılandırma alanı. Statik alan temel olarak şunları içerir: yumuşak çekirdekli MicroBlaze, seri denetleyici, Flash denetleyici, vb. Alanın bu bölümü, dinamik yeniden yapılandırma için uygun olmayan tüm anahtar işleme modülünü içerir Esas olarak düşük öncelikli programları çalıştırmak ve dinamik yeniden yapılandırma alanının normalliğini tespit etmekten sorumludur. Çalıştırmak. Dinamik kısmi yeniden yapılandırma alanı, tüm elektronik sistemin kendi kendine onarımının temelidir.Tüm elektronik sistemin kesintisiz ve normal çalışmasını sağlamak için tüm kendi kendine onarım işlemleri diğer modüllerin izlenmesi ve kontrolü altında düzenli bir şekilde gerçekleştirilir.Her bir yedek modülün standart konfigürasyonu Dosya, çip dışı Flash'ta saklanır. Sistem bir yeniden yapılandırma isteği aldığında, Flash denetleyici yonga dışı bellekteki karşılık gelen modülün bit akışı dosyasını okur ve dahili yapılandırma erişim portu (ICAP) aracılığıyla yeniden yapılandırma alanına yazar. Dinamik kısmi yeniden yapılandırma alanı, hataya dayanıklı tasarım için yukarıda önerilen hataya dayanıklı çözümü birleştirir.Aynı zamanda, MicroBlaze her dinamik yeniden yapılandırma biriminin çalışma koşullarının kontrolünden ve izlenmesinden sorumludur: örneğin, dinamik yeniden yapılandırma birimi üç modlu yedekli hataya dayanıklı modül olarak tasarlandığında, Bu modülün dahili arıza tespit ünitesi bir arıza tespit ettiğinde, bilgiyi MicroBlaze'e kesinti şeklinde gönderir.MicroBlaze, arıza tipini ve alanını belirlemek için bu modülün durum kaydını okur ve farklı uygulamalara göre farklı arıza kendi kendine onarım stratejileri seçer. Bu modül, sistemin normal işleyişini etkilemeden kendi kendine arıza onarımını gerçekleştirmek için düzenli bir kendini yeniden yapılandırma gerçekleştirir.
3.2 Yerleşik hata algılama yapısı
Yedekli modülde arıza tespiti gerçekleştirmek için yerleşik bir arıza tespit yapısı kullanılır.Bu şema, arıza tespit ünitesini yedek modüle yerleştirir. Şekil 5 (a), üç modlu yedekli, hataya dayanıklı bir kendi kendine onarım yapısında mantık kapıları tarafından açıklanan bir hata algılama biriminin şematik diyagramını gösterir. Hata algılama birimi, çoğunluk seçmeni ve çoğunluk seçmeninin çıktısını ve algılamasını birleştiren özel bir NOR geçidinden oluşur. Yedek modülün çıkışı, özel NOR geçidinin giriş terminaline bağlanır ve çoğunluk seçicinin çıkışı, hata bayrağı sinyali FLAG olarak kullanılır. Algılanan yedek modülün çıkışı, oylama cihazının çıkışı ile aynı olduğunda, XOR geçit çıkışı mantık 1'dir; bu, algılanan yedek modülün arızası olmadığı anlamına gelir, XOR geçit çıkış mantığı 0 ise, algılanan artıklığı gösterir. Modül arızalı veya arıza tespit ünitesinin kendisi arızalı. Arıza tespit ünitesi ile üç modlu artıklık yapısı Şekil 5 (b) 'de gösterilmektedir.
FPGA'da işlev modüllerinin gerçekleştirilmesi, arama tabloları (LUT'lar), flip-floplar (Flip-Floplar), blok bellek (BRAM), vb. Gibi mantık kaynakları ile temsil edilebilir. Her mantıksal kaynağın bağlantısı ve kullanımı, Bitstream yapılandırması aracılığıyla gerçekleştirilir. Bit akışı dosyası, bir dizi yapılandırma çerçevesinden oluşur ve işlev modülünün boyutu, yapılandırma çerçevelerinin sayısı ile de ifade edilebilir.
Algılama ünitesi, devre çıktısının her bitini ince taneli bir perspektiften karşılaştırır, yani, N bitlik bir çıkış sinyaline sahip işlevsel bir modül için, bu arıza tespit ünitesinin kullanılması, her yedek modül için N üretecektir. Arıza işareti sinyali. Bununla birlikte, yedek bir modül için, modülün arızalı olup olmadığını belirtmek için yalnızca bir bayrak sinyali gereklidir. Bu bağlamda, bayrak sinyallerinin kaynaştırılması için bir mantık yapısı önerilmiştir ve füzyon mantık yapısı, FPGA çip üzerinde taşıma zinciri mantığı tarafından uygulanmaktadır. Şekil 6'da gösterildiği gibi, örnek olarak 4 bitlik bir çıkış sinyali alarak, arıza tespit ünitesi TR1 modülünün çıkış bitini tespit eder ve hata bayrağı sinyalini taşıma zincirinin C0 ~ C3 portlarına bağlar. Taşıma zinciri CIN portu, herhangi bir hata oluşmadığında mantık 1'i girer, taşıma zinciri mantık 1'i çıkarır. Bir veya daha fazla bit hatası oluştuğunda, taşıma zincirindeki iki seçici seçici, iletim için hata bayrağı sinyalini seçer ve taşıma zinciri çıkışları mantığı 0, TR1 modülünün arızalı olduğunu gösterir. Modülün çıkış sinyalinin basamak sayısının 4'ten az olduğu durumda, taşıma zincirinin boşta giriş terminaline mantık 1'i girebilirsiniz. Modül çıkış sinyallerinin sayısının 4 bitten fazla olduğu durumda, önceki taşıma zincirinin bayrak çıkışı FLAG'ı sonraki taşıma zincirinin CIN giriş ucuna bağlanabilir ve taşıma zinciri seri olarak bağlanabilir.
4 Deneysel tasarım ve analiz
Bu bölümde, yukarıda önerilen arıza kendi kendine onarım sistemi Xilinx XC6VLX240T-1FF1156 FPGA üzerinde tasarlanmış ve uygulanmıştır.Deneydeki statik alan, MicroBlaze çekirdeğine dayalı bir çip üzerinde mikroişlemci sistemi içerir.Mikroişlemci sistemi esas olarak ana bilgisayarla iletişimden sorumludur. Etkileşim, yeniden yapılandırma isteklerine yanıt verin, bit dosyası verilerini okumak için çip dışı belleği kontrol edin ve yeniden yapılandırma alanını yeniden yapılandırmak için dahili yapılandırma erişim bağlantı noktasını (ICAP) kontrol edin. Dinamik alanda, ITC99 kıyaslama devresinde farklı taneciklere sahip 8 standart devre, farklı taneciklere sahip modüllerin arıza kendi kendine onarım süresini analiz etmek için yedekli olarak tasarlanmıştır.
4.1 FPGA sistem tasarım akışı
Deneydeki sistemin tasarımı ve gerçekleştirilmesi, Xilinx ISE geliştirme aracına dayalı tasarım sürecini benimser.Tasarım süreci Şekil 7'de gösterilmiştir. ISE üst seviye tasarım planında, sistemin her bir modülü bölünür, sistemdeki statik modüller ve dinamik modüller tanımlanır ve dinamik modüller artıklık koruması için tasarlanmıştır. Yonga üzeri mikroişlemci sistemi, Xilinx'in XPS tasarım aracında tasarlanmış ve oluşturulmuştur ve mikroişlemci sisteminin yazılım işlevi, SDK tasarım aracında derlenmiştir.PlanAhead tasarım aracı, grafik arabirim (GUI) aracılığıyla FPGA'nın erken analizini ve yerleşim planlamasını gerçekleştirebilir İşlev, fiziksel kısıtlamalar uygulayın, kablolama ve zamanlamanın sonuçlarını analiz edin. Deneydeki her dinamik modülün alan bölümü PlanAhead'de tasarlanmıştır. PlanAhead'de bit akışı dosya üretimi tamamlandıktan sonra, yazılım ve donanımın birlikte işlenmesi gerekir, yani XPS tarafından oluşturulan blok bellek eşleme dosyası (* .bmm), SDK tarafından oluşturulan çalıştırılabilir dosya (* .elf) ve PlanAhead tarafından oluşturulan global bit akışı dosyası birleştirilir. Yeni bir bit akışı dosyası için, Xilinx komut satırı aracı ISE Design Suite Komut İstemi yardımıyla, son bit akışı dosyası komut talimatları aracılığıyla sentezlenir.
4.2 Deneysel sonuçların analizi
Deneydeki her dinamik modülün alan bölümü Şekil 8'de gösterilmektedir. Dinamik alandaki mantıksal kaynaklar, her modülün fonksiyon gerçekleştirmesini tatmin edebilir. Her dinamik modülün kaynak ek yükü Tablo 1'de gösterilmektedir. Deneysel sonuçlardan, modül granülerliği ne kadar küçükse, oylama cihazı tarafından işgal edilen kaynakların oranı ve yedek tasarımda hata tespit yapısı o kadar büyük olur. Yapı alanı ne kadar çok bölünürse, hataya dayanıklı kendi kendini onaran tasarımın getirdiği ek kaynak yükü o kadar büyük olur.
Her dinamik modülün yeniden yapılandırma süresi Tablo 2'de gösterilmektedir. Deneyde benimsenen hata ekleme yöntemi ayrıca dinamik yeniden yapılandırma yöntemini, yani FPGA'nın dahili yapılandırma erişim kanalı (ICAP) yoluyla her modülü dinamik olarak yanlış yapılandırmak için kullanır. Deneyde, arıza tespit şeması yukarıda önerilen yerleşik arıza tespit yapısını benimser.Hata tespit gecikmesi, taşıma zincirindeki sinyalin yayılma gecikmesi ile ilgilidir, yani taşıma zincirindeki seri sayısı ve taşıma zincirindeki sinyal yayılma gecikmesi ile ilgilidir. Modül yeniden yapılandırma süresinden çok daha az olan nanosaniyelerdir ve modülün kendi kendini onarma süresinin, modülün yeniden yapılandırma süresine benzer olduğu düşünülebilir. Deneysel sonuçlardan, modül yeniden yapılandırma süresinin modül tarafından işgal edilen kaynakların sayısı ve modül yeniden yapılandırma alanının boyutu ile orantılı olduğu, yani modül ne kadar çok kaynak kaplarsa, bölünen minimum yeniden yapılandırma alanı o kadar büyük ve modül yeniden yapılandırma süresi o kadar büyük olduğu görülebilir. . Aynı zamanda, fonksiyonel modüllerin bölünmesi ne kadar küçükse, fazlalık tasarımın getirdiği ek kaynak ek yükü oranı o kadar büyük olur. Bu nedenle, sistemi tasarlarken, kaynak tahsisini ve arıza onarım süresi gereksinimlerini kapsamlı bir şekilde değerlendirmek ve iri taneli ve ince taneli esnek bir kombinasyon elde etmek için modül tanecikliğini makul bir şekilde bölmek gerekir.
5. Sonuç
Bu makale, SRAM FPGA'ya dayalı gerçek zamanlı, hataya dayanıklı bir kendi kendine onarım sistemi yapısı ve tasarım yöntemini sunar. Tasarım yöntemi, sistemi birkaç işlevsel modüle böler, bir kaba taneli üç modlu artıklık yapısı ve dinamik yeniden yapılandırma ile birlikte ince taneli bir üç modlu artıklık yapısı benimser ve sistemi hata toleransı ve kendi kendine onarım için tasarlamak için deneysel sonuçlar göstermektedir.Bu tasarım yapısı altında arıza onarım süresinin Kısacası, sistemin güvenilirliği etkili bir şekilde geliştirildi. Sistemi tasarlarken, kaynak tahsisini ve arıza onarım süresi gereksinimlerini kapsamlı bir şekilde değerlendirebilir ve büyük taneli ve ince taneli esnek bir kombinasyon elde etmek için modül tanecikliğini makul bir şekilde bölebilirsiniz.
Referanslar
Pan Xiong, Deng Wei, Yuan Zhengguo ve diğerleri.SRAM tabanlı FPGA tek olaylı rastgele hata enjeksiyon simülasyonu ve değerlendirmesi.Mikroelektronik ve Bilgisayar, 2018, 35 (7): 29-33.
Feng Yanjun, Hua Gengxin, Liu Shufen Havacılık elektroniğinin anti-radyasyon araştırmasının gözden geçirilmesi, Astronautics Dergisi, 2007, 28 (5): 1071-1080.
DEMIRCI M, REVIRIEGO P, MAESTRO J A. SRAM tabanlı FPGA'larda çift hata düzeltme ortogonal latin kare kodlarının uygulanması. Mikroelektronik Güvenilirliği, 2016, 56: 221-227.
KOESTER M, LUK W, HAGEMEYER J, et al.Karolu kısmen yeniden yapılandırılabilir sistemler için tasarım optimizasyonları.Çok Büyük Ölçekli Entegrasyon Sistemlerinde IEEE İşlemleri, 2011, 19 (6): 1048-1061.
KOREN I, KRISHNA C M. Hataya dayanıklı sistemler. Morgan Kaufmann Publishers Inc., 2007.
BAO S, YAN H, CHI Q, et al.Endüstriyel sensörler için FPGA tabanlı yeniden yapılandırılabilir veri toplama sistemi.Endüstriyel Bilişimde IEEE İşlemleri, 2017, 13 (4): 1503-1512.
Wu Guiming. FPGA matris hesaplama paralel algoritması ve yapısı Changsha: Ulusal Savunma Teknolojisi Üniversitesi, 2011.
Yao Rui, Wang Youren, Yu Shenglin ve diğerleri.Online onarım yeteneklerine sahip güçlü bir hataya dayanıklı üç modlu yedekli sistemin tasarımı ve deneysel araştırması. Acta Electronica Sinica, 2010, 38 (1): 177-183.
Wang Hongyu. FPGA tabanlı çip tabanlı devre evrim tasarımı üzerine araştırma. Shijiazhuang: Hebei Normal Üniversitesi, 2017.
KONDELOVA A, CUNTALA J. FPGA'larda dinamik ve statik yeniden yapılandırmanın zaman modelleri ELEKTRO, 2014: 451-454.
RODRIGUES T, VESTIAS M. FPGA'da bir JPEG kod çözücünün alanını azaltmak için dinamik yeniden yapılandırma kullanma. 2015 Euromicro Digital System Design Konferansı, 2015: 65-71.
Zhang Xiaolin, Ding Lei, Gu Liming. Üç seviyeli düşük ek yüke dayalı FPGA çok bitli çevirme azaltma teknolojisi.Elektronik Teknoloji Uygulaması, 2018, 44 (4): 61-64.
Tong Xin, Yu Yong, Zhao Baozhen ve diğerleri.DMR-CED hataya dayanıklı yönteme dayalı çok fazlı yapı dijital aşağı dönüşüm SEU koruma tasarımı. Telemetri ve uzaktan kumanda, 2018, 39 (4): 56-61.
Wang Rui, Duan Xiaohu. Kendi kendini kurtarma özelliğine sahip, hataya dayanıklı bir bilgisayar mimarisi tasarımı. Bilgi ve İletişim, 2017 (4): 72-73.
RUPE J W. Bilgisayar sistemlerinin ve ağların güvenilirliği hata toleransı, analizi ve tasarımı John Wiley and Sons, Inc., 2003: 586-587.
yazar bilgileri:
Xu Weijie1, Xie Yongle2, Peng Libiao2, Shen Beichen3
(1. Bilgi Mühendisliği Okulu, Chang'an Üniversitesi, Xi'an 710064, Shaanxi;
2. Otomasyon Mühendisliği Okulu, Çin Elektronik Bilimi ve Teknolojisi Üniversitesi, Chengdu 611731, Sichuan; 3. Yazılım Okulu, Sichuan Üniversitesi, Chengdu 610207, Sichuan)
