LDO'ya uygulanan geniş bir voltaj dengeleme devresi
Önceki LDO tasarımında, op amp'in öngerilim devresi genellikle Wilson akım aynasının veya kaskod akım aynasının yapısını benimser ve op ampin gücü, Şekil 1'de gösterildiği gibi doğrudan harici giriş güç kaynağı tarafından sağlanır.
Şekil 1'de gösterilen op amp önyargısı, Şekil 1'deki kesikli kutu devresinde gösterildiği gibi güç kaynağına duyarlı olmayan bir akım sağlamak için önyükleme önyargı teknolojisini kullanan Wilson akım aynasına dayanmaktadır.
Kendinden taraflı akım aynasının çıkış akımı denklem (1) ile belirlenebilir:
Kendinden taraflı Wilson akım aynasının PSR'si şu şekilde ifade edilebilen küçük bir sinyal modeli ile çözülebilir:
Normal koşullar altında, çıkış akımının PSR'si 160 dB'nin üzerine çıkabilir, bu nedenle Ib temel olarak güç kaynağı voltajıyla değişmez. Ancak bu devrenin dezavantajı, işlemsel amplifikatör için güç kaynağı olarak harici bir giriş güç kaynağı kullanmasıdır. Moore Yasası gereği daha yüksek performans ve daha düşük güç tüketimi elde etmek için, transistörlerin özellikleri kademeli olarak azaltılır. Transistör boyutu 0,18 m olduğunda, VGS, VGD, VSB, VDB vb. Sırasıyla yalnızca 1,8 V'a dayanabilir. Bununla birlikte, karışık sinyalli bir sistemde, farklı modüllerin normal çalışmasını sağlamak için güç kaynağı voltajı çok düşük olamaz, çünkü bazı analog modüller, sensör ön uç sinyal işleme devresi gibi daha büyük bir güç kaynağı voltajı gerektirebilir. Bu nedenle, devre tasarımcılarının LDO'larda ve DC-DC regülatörlerinde işlemsel yükselteçler tasarlarken yüksek giriş besleme voltajı ile transistör boyutu arasında bir değiş tokuş yapmaları gerekir. Bu çelişkiyi çözmek için, bu makale, LDO çekirdek modülünün güç kaynağı olarak yaklaşık 1,8 V'de stabilize edilmiş bir güç kaynağına harici güç kaynağı voltajını dönüştüren bir voltaj dengeleme devresi tasarlar, böylece LDO çekirdek devresi 0,18 m'lik küçük boyutlu bir MOS tüpü kullanabilir, bu da çipi önemli ölçüde azaltır. alan. Bu devre, Şekil 2'de gösterildiği gibi gerçekleştirmek için geliştirilmiş Wilson kendi kendine önyargı devresini ve mevcut negatif geri besleme teknolojisini kullanır.
Bu makalede tasarlanan voltaj dengeleme devresi, yüksek güç kaynağı voltaj girişini 3,5'ten 6 V'a kadar yaklaşık 1,8 V'luk bir güç kaynağı voltajına dönüştürebilir. Bu voltaj dengeleme devresi, LDO çekirdek devre modülünün tasarımına belirli bir kolaylık getirir. Örneğin, bir LDO'da bir hata amplifikatörü veya bant aralığı referans op amp tasarlarken, voltaj regülatörü devresi tarafından op amp'e sağlanan güç kaynağı ve önyargı, temelde harici güç kaynağındaki değişikliklerden etkilenmediğinden, op amp'in yalnızca 1.8 V'ta çalıştırılması gerekir. Tasarım endeksini karşılamak yeterlidir ve aynı zamanda op amp güç kaynağı reddetme oranının gerekliliğini azaltabilir.
1 Voltaj dengeleme devresinin çalışma prensibi
Bu yazıda önerilen voltaj regülatör devresi, Ib'nin geliştirilmiş Wilson kendinden yanlı akım aynası tarafından üretildiği Şekil 3'te gösterilen devre ile analizi basitleştirmek için kullanılabilir. Ifb, negatif akım geri beslemesi yoluyla kararlı bir akım üretir.
Geliştirilmiş Wilson kendinden yanlı akım aynasının devre şeması, Şekil 2'deki kesik çizgili kutudaki devrede gösterilmektedir. Çıktı akımının (Ib) çözümü, Wilson kendinden yanlı akım aynası çıkış akımıyla aynıdır, yani denklem (1) ile ifade edilir. Bununla birlikte, geliştirilmiş Wilson akım aynası iç içe bir yapı benimsediğinden, geliştirilmiş Wilson akım aynasının çıkış akımı PSR'si, geleneksel Wilson akım aynasının gmro katlarıdır. İyileştirilmiş Wilson akım aynasının akımının temelde güç kaynağı voltajı ile değişmediği düşünülebilir. Wilson'ın çıkış akımı genellikle op amper ve diğer devreler için bir ön gerilim devresi olarak kullanılır. Şekil 1'deki güç kaynağı voltajı, harici bir yüksek güç kaynağı voltajı olduğundan ve ön voltajı, M3'ün VG3 kapı voltajı olduğundan, bu voltaj nispeten yüksek olacaktır. Geliştirilmiş Wilson akım aynası, Wilson akım aynası aracılığıyla yuvalanmıştır ve ön gerilim voltajı, M5'in VG5 kapı voltajıdır ve VG5, VG3'ten daha düşük bir VGS + Vdsat'tır.
Şekil 3'teki Ifb, temelde çıkış yükü ile değişmemesini sağlamak için negatif akım geri beslemesini kullanır. Yük akımı ILoad arttığında, M1 ve M2'den geçen toplam akım azalacak ve geri besleme akımı Ifb azalacaktır. Ib temelde değişmediğinden, M3'ten akan akım, M3, M4 aynalı aynalardan geçerek artacaktır. M4'ten geçen akım, geri besleme akımı Ifb'nin değişikliğini telafi etmek için de artacaktır. Yük akımı ILoad küçüldüğünde, prensip aynıdır. Ifb'nin bu özelliği, çıkış VDDL'nin temelde yük ile değişmemesini sağlar.Bu VDDL, LDO'nun çekirdek modülü için kararlı bir voltaj kaynağı sağlar. M1 ve M2'nin en-boy oranının oranı, yüke ek olarak geri bildirim için ne kadar akım kullanıldığını belirler ve M2 esas olarak fazla akımı boşaltmak için kullanılır. M4 ve M3 en boy oranının oranının k1 olduğunu ve M1 ile M2'nin en-boy oranının oranının k2 olduğunu varsayalım. O zaman Ifb şu şekilde ifade edilebilir:
En boy oranı ve Ifb belirlendiğinde, VDDL'nin Vb ile doğrusal bir ilişkisi vardır ve gerekli güç kaynağı voltajı Vb ayarlanarak elde edilebilir, ancak Vb çok büyük veya çok küçük olamaz, çok küçükse M1 doğrusal bölgede olacaktır. Çok büyük olduğunda, denklem (6) 'dan VDDL'nin çok büyük hale geldiği ve bu da düşürme orijinal niyetini ihlal ettiği görülebilir. Bu tasarımda, seçilebilir Vb aralığı 0,8-1,5 V'tur. 0,8 V seçildiğinde, VDDL = 1,8 V.
2 Voltaj dengeleme devresinin simülasyon sonuçlarının analizi
Voltaj dengeleme devresi, X-FAB 0.18 m CMOS sürecini benimser ve işlem kitaplığı, 0.18 m ve 0.35 m olan farklı karakteristik boyutlara sahip iki transistöre sahiptir. Bu makaledeki voltaj dengeleme devresi, karakteristik boyutu 0,35 m olan bir transistör kullanır ve transistörün geçit kaynağı ve geçit drenajı 3,6 V altındaki voltajlara dayanabilir.
Yük akımı ILoad 0 A'dan 20 A'ya kademeli olarak arttığında, geri besleme akımı Ifb azalır. Ancak Ifb, Şekil 4'te gösterildiği gibi, temel olarak giriş güç kaynağı voltajı VDDH ile değişmez.
Denklemden (4), geri besleme akımı Ifb'deki değişikliğin, yük akımı ILyükündeki değişimin 1 / k1'i olduğu görülebilir. Ek olarak, denklem (6) 'dan, Ifb'nin VDDL üzerindeki etkisinin bir karekök sürecine tabi olduğu, dolayısıyla VDDL'nin, Şekil 5'te gösterildiği gibi temelde yük akımı ILoadundan etkilenmediği görülebilir. Güç kaynağı voltajı 3,5 V'den büyük olduğunda, yük akımı ILoad kademeli olarak 0 A'dan 20 A'ya yükseldiğinde, VDDL çakışır ve VDDL'nin ILoad yük akımı ile değişmediğini gösterir; aynı zamanda VDDL yaklaşık 1,8 V'dir ve VDDL'nin güç kaynağı voltajı VDDH ile değişmediğini gösterir. . Bu voltaj, LDO veya DC-DC regülatöründe işlemsel yükselticinin güç kaynağı voltajı olarak kullanılabilir ve ayrıca dijital devrenin güç kaynağı olarak da kullanılabilir.
Bu devrenin doğrusal ayar oranı Şekil 6'da gösterilmektedir. VDDH 4 V'tan 5 V'a sıçradığında, çıkış gerilimi VDDL 1,7985 V'den 1,8 V'ye atlar, doğrusal ayarlama oranı 1,5 mV / V ve atlama gerilimi 2 mV'dir. . Voltaj regülatör devresinin yük akımı, LDO'daki hata amplifikatörü ve Bandgap'teki amplifikatör tarafından tüketilen akımdır. Normal çalışma sırasında, yük akımı temelde değişmez. Bu nedenle, voltaj regülatör devresi, yük düzenleme oranı konusunda çok katı değildir.
VDDL'nin voltaj değerini çeşitli uygulamalara uyarlamak için bu fonksiyon Vb ayarlanarak sağlanabilir. Formül (6) 'ya göre VDDL'nin Vb ile doğrusal olarak değiştiği görülmektedir.Simülasyon sonuçları Şekil 7'de gösterilmiştir. Vb 0,8 V'den değiştiğinde Kademeli olarak 1,5 V'a yükseldiğinde, VDDL 1,8 V'den 2,5 V'ye değişir. Ve giriş güç kaynağı voltajı 3,5 V'den büyük olduğunda, VDDL'nin VDDH ile değişmediği görülebilir.
3 Sonuç
Bu metin bir çeşit geniş aralıklı voltaj dengeleme devresi tasarlamıştır, 3,5 V 6 V harici girişin güç kaynağı voltajını 1,8 V güç kaynağı voltajına değiştirebilir. Voltaj regülatör devresi, LDO veya DC-DC için bir güç kaynağı ve ön gerilim devresi olarak kullanıldığında, LDO veya DC-DC'nin çekirdek devresi küçük boyutlu transistörler benimseyebilir, böylece çip alanını azaltır ve analog modüllerin tasarımına belirli kolaylıklar getirir. .
Referanslar
Sun Maomao, Feng Quanyuan.LDO lineer regülatörde yüksek performanslı hata yükseltici tasarımı.Microelectronics, 2018, 38 (6): 843-846.
Zhao Shuang, Liu Yuntao. Düşük bırakmalı CMOS lineer regülatörün tasarımı. Microelectronics, 2017, 47 (1): 82-86.
Wan Hui, Liu Juchuan. Yeni bir LDO lineer regülatör. Microelectronics, 2013, 43 (3): 359-368.
Allen. CMOS entegre devre tasarımı Xi'an: Xi'an Jiaotong University Press, 2002.
Razawi Bichard. Analog CMOS entegre devre tasarımı. Beijing: Elektronik Sanayii Yayınevi, 2002.
yazar bilgileri:
Zhou Zhixing 1, 2, Lai Qiangtao 1, Guo Guiliang 1, Jiang Yu 1, Guo Jiangfei 1, Wang Chenglong 3
(1. Mikroelektronik Enstitüsü, Çin Bilimler Akademisi, Pekin 100029;
2. Elektronik Okulu, Çin Bilimler Akademisi Üniversitesi, Pekin 100049; 3. Mikroelektronik Okulu, Çin Bilimler Akademisi Üniversitesi, Pekin 100029)
