Homojen ve heterojen çip üstü çok çekirdekli sistemlerin evrimi
Huang Letian 1, Bie Lihua 2
(1. Elektronik Bilim ve Teknoloji Üniversitesi, Chengdu 610054, Sichuan; 2. Bilgi Okulu, Huazhong Ziraat Üniversitesi, Wuhan 430070, Hubei)
Sistem düzeyindeki yongalar, üst düzey elektronik sistemlerin çekirdeğidir ve yonga üzerinde çok çekirdekli sistemler, son yıllarda sistem düzeyindeki yongaların ana uygulama biçimidir. Geçtiğimiz on yılda, çip üstü çok çekirdekli sistem dijital entegre devreler alanında her zaman sıcak bir nokta olmuştur.Birçok araştırmacının sürekli çabalarının ardından, çok sayıda anlamlı araştırma sonucu doğmuştur. Ancak, çip üzerinde çok çekirdekli sistemin geliştirme ve evrim süreci, araştırmacıların farklı geçmişleri ve uygulama alanları nedeniyle karmaşık ve anlaşılması zordur. Bu sorunun etkisini azaltmak için, çip üstü çok çekirdekli sistemin evrim geçmişi ve mevcut durumu özetlenir ve çip üstü çok çekirdekli sistemin gelecekteki gelişimi hakkında bazı görüşler ortaya atılır.
Çok çekirdekli yonga; tek yongalı çok işlemci; yonga üzerinde çok işlemcili sistem
Çin Kütüphanesi Sınıflandırma Numarası: TN4
Belge tanımlama kodu: Bir
DOI: 10.16157 / j.issn.0258-7998.2017.03.001
Çince alıntı biçimi: Huang Letian, Bie Lihua. İzomorfik ve heterojen çip üstü çok çekirdekli sistemlerin evrim süreci. Elektronik Teknoloji Uygulaması, 2017, 43 (3): 6-11, 20.
İngilizce alıntı biçimi: Huang Letian, Bie Lihua. Homojen ve heterojen çok çekirdekli Yonga Üzerinde Sistemin Değerlendirilmesi. Elektronik Tekniğin Uygulanması, 2017, 43 (3): 6-11, 20.
0 Önsöz
Bilgi ve iletişim endüstrisinin hızlı gelişimi, insan yaşamında muazzam değişimlere neden olmuştur.Tüm bilgi ve iletişim endüstrisinin temel destekleyici teknolojisi olan bilgisayar teknolojisi, güçlü talep altında hızla gelişmiştir. Bilgi işlem gücüne olan büyük talep ve tek bir çipe entegre edilebilen artan transistör sayısı, yonga üzerinde çok çekirdekli sistemlerin doğuşunu ve gelişimini teşvik etti. Birden çok basit çekirdeği aynı yongaya entegre ederek, birden çok iş parçacığı veya görev aynı anda tek bir yonga içinde yürütülebilir ve süreçler ve görevler arasındaki iletişim gecikmesi de büyük ölçüde azaltılır, bu da sistemin verimini büyük ölçüde artırır. 2010'dan bu yana, büyük veri madenciliği ve makine öğrenimi tarafından temsil edilen yeni bilgi teknolojisi alanındaki muazzam gelişme, çip üzerinde çok çekirdekli sistemlerin gelişimini daha da hızlandırdı.
Halk tarafından iyi bilinen ilk ticari çip üstü çok çekirdekli sistem, kişisel bilgisayarlar için tanınmış işlemci yongası sağlayıcılarından biri olan AMD tarafından başlatılan ATHLON X2 çift çekirdekli merkezi işlem birimidir (CPU). Bu CPU ticari olarak büyüktür. Başarılı. O zamandan beri, ticari çip üstü çok çekirdekli sistemlerin geliştirilmesi bir zirveye ulaştı. Intel, 64 bit çift çekirdekli işlemci Montecito'yu 2005 yılında piyasaya sürdü ve IBM, 9 çekirdekli Cell işlemciyi piyasaya sürdü. Takip eden 10 yıl içinde, çip üstü çok çekirdekli sistem çeşitli bilgi altyapı ekipmanlarında yaygın olarak kullanılmaya başlandı ve yüksek performanslı bilgi işlem ve bilgi işleme platformlarının temel cihazı haline geldi.
Ama aslında, çip üzerinde çok çekirdekli sistem üzerine araştırma 1990'ların ortalarında başladı.Geçtiğimiz 20 yıl içinde, yonga üstü çok çekirdekli sistem mimarisi sürekli olarak gelişiyor ve gelişiyor. Araştırmacıların farklı uygulama alanları ve akademik geçmişleri nedeniyle, çip üstü çok çekirdekli sistemlerin araştırmasının başından itibaren bariz "türleri" vardır. Araştırma derinleştikçe, çip üzerinde çok çekirdekli sistemde giderek daha fazla teknik dal ortaya çıkıyor. Çip üzerinde çok çekirdekli sistem araştırmasında yeni olan birçok yüksek lisans öğrencisi ve genç doktora öğrencisi için, bu teknik dallar arasındaki farklılıkları ve bağlantıları bulmak kolay bir iş değildir. Bu soruna yanıt olarak, bu makale çip üstü çok çekirdekli sistemin son 20 yıldaki gelişim geçmişini özetleyecek ve çip üstü çok çekirdekli sistemin gelişiminin teknik bağlamını netleştirmeye çalışacaktır. Umarım bu analiz çip üstü çok çekirdekli sistemin gelişim eğilimini özetleyebilir ve çip üzerinde çok çekirdekli sistemler üzerinde çalışan arkadaşların çoğu için bir referans sağlayabilir.
1 Çip üstü çok çekirdekli sistemlerin sınıflandırılması
Çip üstü çok çekirdekli sistemler, farklı kökenler, farklı uygulama alanları ve araştırmacıların farklı akademik geçmişleri nedeniyle farklı teknik yollar geliştirmiştir. Intel tarafından piyasaya sürülen Montecito işlemci ve yukarıda belirtildiği gibi IBM tarafından piyasaya sürülen Cell işlemci iki ana teknik yolu temsil ediyor. Chip Multiprocessors (CMP) (Çin'de genellikle tek çipli çoklu işlemci olarak çevrilir) olarak adlandırılan Simetrik Çoklu İşlem Sistemi (SMP) sisteminden kaynaklanan bir tür çip üstü çok çekirdekli sistem, esas olarak yüksek performanslı genel amaçlı bilgi işlem alanında kullanılır. Bir başka çip üstü çok çekirdekli sistem türü ise System on Chip'den (SoC) geliştirilmiştir ve Multi-Processors System-on-Chip (MPSoC) olarak adlandırılır. Bu tür yonga üstü çok çekirdekli sistem, temel olarak iletişim, sinyal işleme ve multimedya işleme gibi alanlarda üst düzey gömülü işlemci olarak kullanılır. Bu makale, bu iki tür yonga üstü çok çekirdekli sistemin evrim geçmişini tanıtacaktır.Aşağıda, bu iki tür yonga üzerinde çok çekirdekli sistem mimarilerine atıfta bulunmak için CMP ve MPSoC kullanacağız.
CMP mimarisini kullanan çip üzerinde çok çekirdekli sistem genellikle iş istasyonları, sunucular ve bulut bilgi işlem platformları gibi genel amaçlı bilgi işlem cihazlarına uygulanır. Çalıştırılan ana uygulamalar genellikle bilimsel hesaplama ve simülasyonla temsil edilen büyük verili genel amaçlı bilgi işlemdir. Bu çip üzerinde çok çekirdekli sistemlerin çoğu, paylaşılan bir bellek modunda veri alışverişi yapmak için paralel veri program geliştirme modellerini kullanır. Bunun avantajı, geliştirmenin daha az zor olması ve programın daha çok yönlü olması ve OpenMP'ye benzer nispeten olgun bir paralel programlama modeli kullanılarak geliştirilebilmesidir. Ek olarak, bilimsel hesaplama ve simülasyon gibi bu tür uygulamaların özellikleri genellikle büyük miktarda veridir, ancak farklı işlemcilerde çalışan çekirdek programlar genellikle aynıdır. Bu nedenle, paylaşılan depolamanın kullanılması, birden çok işlemci çekirdeğinin aynı sanal adres alanını paylaşmasını kolaylaştırır, bu da aynı programın aynı anda farklı çekirdeklerde kolayca çalışabilmesini ve aynı işletim sistemini veya yönetimi kolayca paylaşabilmesini sağlar. programı.
MPSoC ve CMP araştırmaya yaklaşık aynı zamanda başladı, ancak MPSoC araştırmacıları çoğunlukla gömülü işlemci yongası tasarımı alanından geliyor. MPSoC mimarisini kullanan bir çip üzerindeki çok çekirdekli sistemler genellikle iletişim, ağ oluşturma ve multimedya gibi yüksek performanslı gömülü bilgi işlem uygulamalarına yöneliktir. MPSoC mimarisi çok çekirdekli yonga üzerinde sistem üzerinde çalışan uygulamaların bazı özelliklerini referanslar ve özetler. Bu özellikler şunları içerir: genellikle yoğun bellek kullanan uygulamalar, çoğunlukla akış hesaplama biçiminde, gerçek zamanlı bilgi işlem için yüksek gereksinimler ve birkaç bağımsız alt görev veya alt sisteme bölünebilir. Bu tür bir uygulama genellikle birkaç bağımsız alt görev veya alt sisteme bölünebileceğinden, her çekirdek genellikle nispeten bağımsız olacak şekilde tasarlanır. Veriler genellikle bir çekirdek tarafından bağımsız olarak işlenir ve daha sonra işlenmek üzere bir sonraki çekirdeğe aktarılır.Bu nedenle, MPSoC mimarisinin çok çekirdekli sistemi çoğunlukla görev paralel geliştirme modelini benimser.Genel olarak, paylaşılan depolama mekanizması kullanılmaz ve çekirdekler arasında mesaj geçiş mekanizması doğrudan verileri tamamlamak için kullanılır. Değiş tokuş.
Bununla birlikte, araştırmanın derinleşmesi ve teknolojinin daha da gelişmesiyle birlikte, ana akım çip üstü çok çekirdekli CMP ve MPSoC sistemlerinin özellikleri de sürekli değişiyor. Örneğin, Luca Benini tarafından temsil edilen bazı MPSoC araştırmacıları, OpenMP standardına uyan MPSoC mimarisi geliştirmeyi de düşünmüşlerdir. Gelecekte, dünyanın her yerinden farklı araştırmacılar, önceki deneyimleri özetlemeye dayalı yeni uygulamalara dayalı daha fazla yeni mimariler ortaya koyacaklardır.
2 Tek çipli çoklu işlemcinin (CMP) evrim geçmişi ve statükosu
2.1 Erken tek çipli çok işlemcili mimari analizi
Hydra işlemci, Stanford Üniversitesi tarafından 1996 yılında geliştirilen 4 çekirdekli bir işlemcidir. CMP özelliklerine sahip ilk çip üstü çok çekirdekli sistem olarak kabul edilir. Hydra işlemcinin mimarisi Şekil 1'de gösterilmektedir.
Hydra işlemci 4 MIPS işlem çekirdeği kullanır, her bir çekirdek özel bir talimat önbelleğine (I-Cache) ve veri önbelleğine (D-Cache) sahiptir. İkinci düzey önbellek, çekirdeğin kendi bellek denetleyicisi (Bellek Denetleyicisi, MC) ve ikinci düzey önbelleğe sahip bir dizi veri yolu (L2 Önbellek), ana bellek arabirimi (Ana Bellek Arabirimi) ve giriş ve çıkış veriyolu arabirimi (I) aracılığıyla 4 çekirdek tarafından paylaşılır. / O Bus Arabirimi) ara bağlantı. Çip üstü L2 önbelleği 4 çekirdek tarafından paylaşıldığı için, 4 çekirdek mantıksal olarak tek bir bellek adres alanına sahiptir. Bu aynı zamanda aynı işletim sistemini veya hiper yöneticiyi paylaşmayı da mümkün kılar.
Hydra işlemci, sonraki CMP mimarisinin yonga üstü çok çekirdekli sisteminin geliştirilmesinin temelini attı.Bu mimarinin yonga üzerinde çok çekirdekli sistemi, sonraki gelişim sürecinde Hydra işlemcisinin ilk tasarımından her zaman etkilenmiştir.
2.2 Tek çipli çok işlemcili mimarinin evrimi
Tek çipli çoklu işlemci Hydra işlemciden bu yana gelişmeye devam etti ve iyileştirmeleri esas olarak dahili ara bağlantı yapısına ve yonga üstü belleğin organizasyonuna yansıdı.
Dahili ara bağlantı yapısındaki evrim, esas olarak orijinal tek veriyolu ara bağlantı modunun yerini almak için daha karmaşık ara bağlantı yapılarının kullanımına yansır. 2000 yılında, Compaq Computer Corporation tarafından piyasaya sürülen Piranh işlemci (daha sonra yeni HP'nin bir parçası olmak için Hewlett-Packard ile birleştirildi), Hydra işlemci mimarisine dayalı veriyolunun yerini almak için yonga üzerinde anahtar ara bağlantı (Anahtar) yapısını benimsedi. , Hangi daha fazla çekirdeğin entegrasyonunu destekleyebilir. Uzun bir süredir, bu Switch tabanlı mimari CMP'nin ana mimarisi haline geldi.Örneğin, 2009 yılında Çin tarafından bağımsız olarak geliştirilen dört çekirdekli Godson 3A işlemci hala çip üzerinde anahtarlamaya dayalı bir ara bağlantı yöntemi kullanıyor.
Şekil 2, Piranh işlemcisinin mimarisini göstermektedir Her işlemci yongası, yonga üzeri anahtarlama yapısı ve 8 bağımsız ikincil önbellek modülü aracılığıyla birbirine bağlanan 8 bağımsız CPU birimi içerir. CPU, dahili anahtarlama yapısı aracılığıyla 8 bağımsız ikincil önbellek modülünden herhangi birine erişebildiğinden, 8 bağımsız önbellek modülü mantıksal olarak eksiksiz bir paylaşılan ikincil önbellek oluşturur. Çip üstü ara bağlantı yapısı, yalnızca CPU'nun paylaşılan depolamaya erişmesi için bir kanal sağlamakla kalmaz, aynı zamanda CPU, çip üzerindeki ara bağlantı yapısı aracılığıyla paylaşılan bir ağ motoruna da erişebilir. Ağ motorunun farklı yongaları aracılığıyla, kart düzeyinde veya kabin düzeyinde yongalar arası ara bağlantı gerçekleştirilebilir, böylece daha büyük bir paralel bilgisayar sistemi oluşturulur.
Bununla birlikte, Switch mimarisi benimsenmiş olsa bile, yonga üzerindeki çekirdek sayısının 8'i aşması yine de zordur. Çip üzerindeki ağ (NoC), anahtarlama yapısının yerini alacak şekilde kademeli olarak gelişti ve CMP mimarisi yonga üzerinde çok çekirdekli sistemin dahili ara bağlantısı için ana çözüm haline geldi. 1997 gibi erken bir tarihte, Massachusetts Institute of Technology MPSoC tarafından geliştirilen RAW mikroişlemci mimarisi, ağ bağlantılı ara bağlantı yolunu keşfetmeye başladı ve spesifik mimarisi Şekil 3'te gösteriliyor.
RAW mikroişlemci mimarisi, Tile adı verilen bir modül bölme yöntemi kullanır (belirsizliği önlemek için yerel belgelerde tam anlamıyla döşemelere çevrilir, buna atıfta bulunmak için orijinal İngilizce kullanılır). Bu bölme yöntemi, CPU, özel Önbellek (L1 Önbellek), paylaşılan Önbellek bankası (L2 Önbellek) ve ağ arabirimi (Ağ Arayüzü NI) gibi donanım kaynaklarını bağımsız bir Kutucukta oluşturur. Farklı karolar, belirli bir kurala göre yonga planının düzleminde düzgün bir şekilde düzenlenir ve karolar ve karolar NoC ile birbirine bağlanır. Yonga üzerinde çok çekirdekli sistemleri bölmek ve düzenlemek için Tile'ı kullanmanın bu yönteminin avantajı, her bir çekirdeğin nispeten düzenli olmasıdır, bu da yonga arka uç tasarımına elverişlidir ve daha iyi ölçeklenebilirliğe sahiptir. O zamandan beri bazı diğer çekirdek bölüm ve makale düzenleme biçimleri yayınlanmış olsa da, Tile'a dayalı bölüm ve organizasyon her zaman çoğu araştırmacı tarafından miras alınmıştır.
Çip üstü ağ, CMP mimarisinin yonga üzerinde çok çekirdekli sisteminin dahili ara bağlantısının ana yöntemi haline geldikten sonra, yonga üzerinde önbelleğin organizasyonu da buna göre değişti. Veri yolu veya anahtarlama yapısını kullanma çağında, CPU'nun farklı Önbellek Bankalarına erişme süresi temelde aynıdır. Ancak, dahili ara bağlantı olarak yonga üstü ağı kullandıktan sonra, CPU'nun aynı anda farklı Önbellek Bankalarına erişmesi artık mümkün değildir. Bu nedenle, Üniform Olmayan Önbellek Mimarisi (NUCA) olarak adlandırılan bir kavram önerilmektedir. NUCA, yonga üzerinde ağa dayalı yonga üzerinde çok çekirdekli CMP sistemlerinde karşılaşılan kaçınılmaz bir sorundur, ancak NUMA (Tek Tip Olmayan Bellek Mimarisi) üzerine yapılan araştırma, yonga üzerinde ağa dayalı yonga üzerinde CMP çok çekirdekli sistemlerin sürekli gelişimini de teşvik etmiştir. NUMA koşulları altında CMP mimarisinin yonga üstü çok çekirdekli sistemin bellek erişim verimliliğini artırmak, CMP mimarisinin yonga üzerinde çok çekirdekli sisteminin performansını iyileştirmenin ana yolu haline gelmiştir. İçeriğin bu kısmı, bu makalenin kapsamı dışında daha fazla depolama mimarisi araştırması içerdiğinden, burada daha fazla tartışmayacağım.
Yıllar süren geliştirmelerin ardından, ara bağlantı temeli olarak yonga üzerindeki ağ ile NUMA sistemine göre yonga üzerinde önbelleği düzenleme yöntemi, CMP mimarisi yonga üstü çok çekirdekli sistemin ana tasarım yöntemi haline geldi. Örneğin, Şekil 4'te gösterilen 32 çekirdekli SPARC M7 işlemci. Bu işlemcinin toplam 32 çekirdeği vardır ve her 4 çekirdek, toplam 8 grup için bir grup (literatürde SCC olarak adlandırılır) oluşturur. Her grup L2 Önbelleğini dahili olarak paylaşır, ancak diğer gruplar ona erişemez. L3 Önbellek, tüm çekirdekler tarafından erişilebilen küresel bir paylaşılan Önbellektir. L3 Önbellek ayrıca, her karşılık gelen grupla tam bir Döşeme oluşturan 8 bağımsız bankaya bölünmüştür.
SPARC M7 işlemci, farklı döşemeleri birbirine bağlamak için yonga üstü ağları kullanır. Araştırmacılar, farklı karoları daha etkin bir şekilde birbirine bağlamak için, SPARC M7 işlemci için üç farklı yonga üstü ağ tasarladılar: Halka yapısı ve Yayın yapısı olan bir İstek Ağı. Bir örgü yapısı kullanan yanıt ağı (Yanıt Ağı) ve veri ağı (Veri Ağı). Farklı yonga üstü ağlar, sırasıyla farklı kontrol bilgileri ve verileri iletir, böylece Önbelleğe erişim verimliliği en üst düzeye çıkarılabilir.
SPARC M7 işlemciye ek olarak Intel tarafından tasarlanan E5-2600 serisi işlemci ve IBM tarafından tasarlanan Z serisi işlemci uygulama detaylarında farklıdır, ancak temelde yonga üstü önbelleği NUMA sistemine göre düzenler ve kullanırlar. Ara bağlantı sağlamak için yonga üzerinde ağ. Bu iki özellik, modern CMP mimarisi çok çekirdekli yonga üzerinde sistemin neredeyse temel özellikleri haline geldi.
3 Çipte çok işlemcili sistemin (MPSoC) evrim geçmişi ve statükosu
3.1 Erken çok işlemcili yonga üzerinde sistem mimarisinin analizi
MPSoC'nin doğumunun ilk aşamalarında, ana temsilciler, çoğunlukla dijital TV'ler ve multimedya oynatıcılar gibi sinyal işleme ekipmanlarında kullanılan çoklu dijital sinyal işlemcileri (Dijital Sinyal İşlemci DSP) ve mikro işlemcileri (Mikroişlemci Birimi MPU) entegre eden özel çiplerdir. . Yüksek performanslı genel amaçlı bilgi işlem arayışından farklı olarak, MPSoC'nin ana uygulama alanlarının karşılaştığı temel sorun gerçek zamanlı hesaplamadır. Bilgi işlem görevlerinin daha kesin olması nedeniyle, MPSoC tasarımcıları ve kullanıcıları, çeşitli zorlukların üstesinden gelmek için görevleri doğru bir şekilde bölebilir ve makul bir şekilde tahsis etmelidir. Şekil 5'te gösterilen Viper işlemcisi, MPSoC'lerin en eski gruplarından biridir.
Şekil 5'te görülebileceği gibi, tüm yonga, çekirdek olarak sırasıyla MIPS (PR3940) CPU ve TriMedia (TM32) CPU ile nispeten bağımsız iki alt sisteme bölünebilir. Şekil 5'in sol tarafı, çekirdek olarak MIPS (PR3940) CPU'lu bir alt sistemdir.Alt sistemin bu kısmının mimarisi, UART ve IEEE 1394 protokol denetleyicisi gibi arayüz modüllerini entegre eden genel bir gömülü SoC yongasına benzer. Şekil 5'in sağ tarafı, çekirdek olarak TriMedia (TM32) CPU'yu göstermektedir Bu alt sistemde, MPEG-2 video kod çözücü ve video giriş işlemcisi gibi multimedya işleme birimleri entegre edilmiştir ve bu, esasen özel bir multimedya işlemcisini oluşturur. Bu nedenle, Viper işlemcideki çekirdek olarak MIPS (PR3940) CPU'lu alt sistemin esas olarak genel işlemci kontrolü ve veri aktarım işlevlerinden sorumlu olduğu, çekirdek olarak TriMedia (TM32) CPU'lu alt sistemin ise multimedya için sorumlu olduğu açıkça yargılanabilir. Sinyal işleme. İki alt sistem nispeten bağımsızdır ve birbirine üç veri yolu köprüsü, Fast C-Bridge, MIPS C-Bridge ve C-Bridge ile bağlıdır.
Viper işlemcisinin mimarisi, MPSoC'nin bazı tipik özelliklerini açıkça yansıtır: görev gereksinimlerine göre birkaç bağımsız alt sisteme bölünmüştür, her alt sistem özel bir işlevi tamamlar ve alt sistemler nispeten bağımsızdır. Bu mimari tasarım yöntemi, gömülü sistemin özelliklerini tam anlamıyla bünyesinde barındırır, bu nedenle daha sonraki araştırmacılar tarafından miras alınmış ve ileriye taşınmıştır.
3.2 Çok İşlemcili Yonga Üzerinde Sistem Mimarisinin Gelişim Süreci
CMP mimarisinin çip üstü çok çekirdekli sistemine benzer şekilde, MPSoC mimarisindeki yonga üstü çok çekirdekli sistemdeki çekirdek sayısı arttıkça, farklı çekirdekler arasındaki ara bağlantı da veriyolundan NoC sürecine doğru gelişti. Daha sonra, bazı araştırmacılar, yonga üzerindeki ara bağlantıyı gerçekleştirmek için bir çapraz çubuk matrisi veya noktadan noktaya doğrudan bağlantı kullanmayı önerdi. Bununla birlikte, bu yonga üzerindeki ara bağlantı yöntemleri ya bant genişliği ile sınırlıdır ve çok fazla çekirdeği destekleyemez ya da çekirdek sayısı arttıkça karmaşıklıkları keskin bir şekilde artacaktır.
Referanslar, bir "geçiş formu" MPSoC mimarisi üzerinde çip üzerinde çok çekirdekli sistemi tanıtmaktadır. Bu çipte, 36 basit DSP işlemci çekirdeğini düzenlemek için 6 × 6 bir dizi kullanılır Spesifik mimari Şekil 6'da gösterilmektedir.
AsAP çekirdeğinin içinde, aritmetik işlem birimi (ALU), çarpma-biriktirme birimi (MAC) ve kontrol mantığını içeren bir aritmetik modül vardır. Çekirdek olarak bu modül ile, aerodinamik bir programlanabilir dijital sinyal işlemcisi oluşturmak için 64 kelimelik bir talimat hafızası ve 128 kelimelik bir veri hafızası eklenir. İşlemci ve diğer işlemciler arasındaki iletişim arayüzü, 32 kelimelik derinliğe sahip iki FIFO tarafından oluşturulur. Belirli bir AsAP çekirdeği yalnızca komşu çekirdeklerle iletişimi destekleyebilir, ancak daha fazla çekirdekle iletişim kuramaz. Pek çok sinyal işleme uygulaması bir boru hattı yapısına soyutlanabildiğinden, AsAP'ın ara bağlantısı çok sayıda uygulamayı da destekleyebilir. Literatürde DCT dönüşümü gerçekleştirme ve 802.11a / g temel bant sinyal işleme ile ilgili iki durum verilmiştir.
AsAP mimarisi birçok sinyal işleme uygulamasını destekleyebilse de, ara bağlantının esnekliği gerçekten büyük ölçüde sınırlıdır. Çekirdek sayısındaki ve uygulama karmaşıklığındaki sürekli artışla birlikte, daha sonra önerilen MPSoC mimarisi yonga üstü çok çekirdekli sistemler genellikle çekirdekler arasında bir ara bağlantı aracı olarak yonga üstü ağı kullanır.
Ara bağlantı modunun evrimine ek olarak, MPSoC mimarisinin çip üzeri çok çekirdekli sistemi ayrıca iki farklı geliştirme yoluna sahiptir: "homojen çok çekirdekli" ve "heterojen çok çekirdekli".
Referans, tipik bir homojen MPSoC mimarisi çip üzerinde çok çekirdekli sistem sağlar Bu çip, bir MPSoC mimarisi çip üzerinde çok çekirdekli sistem oluşturmak için entegre bir homojen işlemci dizisi kullanır. Her bağımsız işlemci, belirli bir sinyal işleme algoritmasını çalıştırabilir ve çekirdekler, çok çekirdekli ara bağlantıları bir veri akışı biçiminde düzenler. Homojen çok çekirdeğin avantajı, çok yönlülüğünün iyi olması ve farklı gömülü sistemleri uygulamak için kullanılabilmesidir.
Referans, Tomahawk2 adı verilen, heterojen bir MPSoC mimarisi çip üzerinde çok çekirdekli sistemi tanıtmaktadır.Bu çip, genellikle farklı uygulamalar için özelleştirilmiştir ve SoC teknolojisinin kökenine daha yakındır. Şekil 7, Tomahawk2'nin ayrıntılı mimarisini göstermektedir.
Şekil 7'den Tomahawk2'nin Duo-PE, CM ve APP gibi birkaç farklı işlemci çekirdeği ve FEC ve SD gibi özel algoritma IP çekirdekleri ve FPGA ve DDR-SDRAM gibi özel arayüz IP çekirdekleri içerdiği görülebilir. CM (Core Manager) çekirdeği, çip yönetimi için kullanılır ve esas olarak görev eşleme ve dinamik zamanlamadan sorumludur. APP (Uygulama İşlemcisi), işletim sistemini ve uygulama programlarını çalıştırmaktan sorumlu bir uygulama işlemcisidir. Duo-PE, çeşitli sinyal işleme ve hesaplama görevlerini destekleyebilen bir DSP işlemcisi ve bir RISC işlemcisi içeren Tomahawk2'deki ana bilgi işlem birimidir. Her çekirdek, bağımsız bir saat oluşturma modülü-ADPLL ve bağımsız bir güç yönetimi modülü PMGT içerir. Bu nedenle, makro bir perspektiften bakıldığında, her bir çekirdek farklı voltaj ve frekanslarda çalışabilir ve tüm yonga, küresel bir perspektiften asenkron bir çalışma durumundadır. Tomahawk2, farklı çekirdekler arasındaki eşzamansız iletişim sorununu çözmek için her bir çekirdeği birbirine bağlamak için bir yonga üzeri ağ kullanır. Farklı çekirdekler, çip üzerindeki ağa NI aracılığıyla bağlanır ve NI'nin kendisi, temelde iki farklı saat alanını birbirine bağlamaya yarayan bir asenkron FIFO içerir. Tomahawk2, farklı programları yükleyebilir / yapılandırabilir ve farklı uygulamaları gerçekleştirmek için farklı bağlantı yöntemleri kurabilir. Tomahawk2'ye ek olarak, FAUST ve diğer MPSoC mimarisi gibi sonraki sürümler çip üzerinde çok çekirdekli sistemler de heterojen bir entegrasyon yaklaşımını benimser. Çip enerji verimliliğine yönelik artan taleple birlikte, enerji verimliliğini en üst düzeye çıkarmak için gerçek ihtiyaçlara göre özel işlemci çekirdeklerini tasarlamak ve entegre etmek, yonga üzerinde çok çekirdekli sistemlerin ana akım trendi haline geldi. Bu nedenle, heterojen MPSoC mimarisinin çip üzerinde çok çekirdekli sistemi şu anda ana akım haline geldi.
MPSoC mimarisinin çip üzeri çok çekirdekli sisteminin morfolojisi oldukça farklı olsa da, temelde çekirdekler arasında göreceli bağımsızlık özelliklerine sahiptir ve veri iletimi, paylaşılan bellek üzerinden aktarım yerine farklı çekirdekler arasında aktarım kanallarının doğrudan kurulmasına bağlıdır. Bu özellikler, MPSoC mimarisinin bir yonga üzerinde çok çekirdekli sistemi tasarlarken, sistemin farklı çekirdek merkezli alt sistemlere nasıl makul bir şekilde bölüneceği ve bunların uygun bir şekilde nasıl organize edilip yönetileceği önemli bir sorun haline getirir. Bu süreç genellikle görev bölümü ve görev haritalama sorunları olarak özetlenir. Ancak, bu iki konu daha fazla içerik içerdiğinden, bu yazıda bunları ayrıntılı olarak tanıtmayacağız.
4 Çip üstü çok çekirdekli sistemlerin araştırma beklentileri
Yaklaşık 20 yıllık bir geliştirmeden sonra, yonga üstü çok çekirdekli sistem, tomurcuklanmadan olgunluğa kadar tüm süreci deneyimledi. Hem CMP tabanlı yonga tabanlı çok çekirdekli sistem hem de MPSoC tabanlı yonga tabanlı çok çekirdekli sistem önemli ilerleme kaydetti ve gerçek üst düzey sistem düzeyindeki yongalara çok sayıda araştırma sonucu uygulandı.
Çip üstü çok çekirdekli sistem olgun bir aşamaya girmiş olsa da, insanların doyumsuz ürün performansı arayışı, yonga üzerinde çok çekirdekli teknolojinin sürekli gelişimini destekleyecektir. Mevcut bakış açısından, çip üzerinde çok çekirdekli sistemler üzerine yapılan araştırmalar esas olarak aşağıdaki eğilimleri sunmaktadır:
(1) Çip üzeri çok çekirdekli sistemin dahili bağlantısı karmaşık ve çeşitlidir. Çip üstü ağ, yonga üzerinde çok çekirdekli sistemlerin birbirine bağlanması için neredeyse kaçınılmaz bir seçim haline gelmesine rağmen, çağrışımı ve uzantısı büyük değişikliklere uğradı. Standart Mesh topolojisini ve paket anahtarlamayı kullanan klasik yonga üstü ağ, gerçek ürünlerde yaygın olarak kullanılmazken, çeşitli farklı ara bağlantı formlarını ve veri yolu ile ağın hibrit ara bağlantı yapısını karıştıran özelleştirilmiş yonga üstü ağ popülerdir. Gelecekte daha güncel yonga üzeri ara bağlantı yapılarının önerileceği öngörülebilir.
(2) Hızlandırıcılar veya özel işlemciler, belirli görevleri tamamlarken daha yüksek enerji verimliliğine sahip olduklarından, sisteme genel amaçlı çekirdekler yerine daha fazla ve daha fazla adanmış çekirdeklerin entegre edilmesi kaçınılmaz hale gelecektir. Aynı zamanda, CMP ve MPSoC'nin iki mimarisi yavaş yavaş birleşiyor. Referans, modern bir heterojen çok çekirdekli yonga üzerinde sistem mimarisi sağlar CMP mimarisi işlemci düğümünün içinde kullanılırken, tüm yonga üzerinde sistem, makro perspektifinden bir tür MPSoC mimarisidir. Bu hibrit mimari, çip üstü çok çekirdekli sistemin mimari organizasyonu ve operasyon yönetimi için daha büyük zorluklar ortaya çıkaracak ve aynı zamanda gelecekte önemli bir araştırma odağı haline gelecektir.
(3) Çip üstü çok çekirdekli sistemlerin "heterojen" gelişimiyle uyumlu "yazılım merkezli" tasarım yöntemi, gelecekte tasarımın ana akım trendi haline gelecektir. Önceki tasarım yöntemi, önce temel bir donanım platformuna sahip olmak ve ardından işlevi bu temelde gerçekleştirmek için ilgili yazılımı tasarlamaktır. "Çekirdek olarak yazılım" tasarım yöntemi, yazılım tasarımının gereksinimlerine uymak için donanım tasarımını gerektirir ve özel bir çekirdek özelleştirilerek yazılım işleme hızlandırılabilir. Şu anda, bu yöntem hala araştırma aşamasındadır ve hala olgun tasarım süreci ve tasarım modu eksikliği vardır.
Çip üstü çok çekirdekli sistem, sistem düzeyinde yongaların belirli bir aşamaya kadar geliştirilmesinin kaçınılmaz bir ürünüdür ve aynı zamanda mevcut üst düzey sistem düzeyi yongaların ana uygulama biçimidir. Teknolojinin gelişmesi ve talebin teşvik edilmesiyle birlikte, yeni araştırma noktaları gelecekte çip üzerinde çok çekirdekli sistemlerde ortaya çıkmaya devam edecek.
Referanslar
OLUKOTUN K, NAYFEH B A, HAMMOND L, ve diğerleri Tek çipli çok işlemcili durum Acm Sigops Operating Systems Review, 1996, 31 (9): 2-11.
WAINGOLD E, TAYLOR M, SRIKRISHNA D, ve diğerleri, hepsini yazılıma engelleyin: Ham makineler. Bilgisayar, 1997, 30 (9): 86-93.
TAYLOR MB, KIM J, MILLER J ve diğerleri. Ham mikro işlemci: Yazılım devreleri ve genel amaçlı programlar için hesaplamalı bir yapı. IEEE Micro, 2002, 22 (2): 25-35.
TAYLOR MB, LEE W, MILLER J, ve diğerleri Ham mikroişlemcinin değerlendirilmesi: ILP ve akışlar için açıkta tel gecikmesi mimarisi Acm Sigarch Bilgisayar Mimarisi Haberleri, 2004, 32 (2): 2-13.
GORDON MI, THIES W, AMARASINGHE S. Akış programlarında kaba taneli görev, veri ve boru hattı paralelliğini kullanma Acm Sigarch Bilgisayar Mimarisi Haberleri, 2010, 41 (11): 151-162.
MCNAIRY C, BHATIA R. Montecito: Çift çekirdekli, çift iş parçacıklı bir itanium işlemci IEEE Micro, 2005, 25 (2): 10-20.
KAHLE J. Hücre işlemci mimarisi. 38. yıllık IEEE / ACM Uluslararası Mikromimarlık Sempozyumu, Washington, DC, 2005: 49-56.
DAGUM L, MENON R. OpenMP: paylaşılan bellek programlaması için endüstri standardı bir API IEEE Hesaplamalı Bilim ve Mühendislik, 1998, 5 (1): 46-55.
WOLF W. Çok işlemcili yonga üzerinde sistem teknolojisi IEEE Signal Processing Magazine, 2009, 26 (6): 50-54.
Literatür özeti
