Heterojen çok çekirdekli hareket denetleyicisine dayalı yüksek hızlı arayüz tasarımı
Liang Jianhong, Luo Liang, Liu Zhigui, Wan Boyu
(Bilgi Mühendisliği Okulu, Güneybatı Bilim ve Teknoloji Üniversitesi, Mianyang, Sichuan 621000)
Üretim alanında gömülü hareket kontrol sistemlerinin uygulama yelpazesinin genişletilmesiyle, heterojen çok çekirdeğe dayalı gömülü kontrolörler, önemli geliştirme yönlerinden biri olmalıdır. İlk olarak, heterojen çok çekirdekli denetleyicilerin başarılarını ve veri iletişim arabirimlerindeki mevcut denetleyicilerin kusurlarını açıklayın. Bu tasarımın hareket denetleyicisi, çekirdek olarak OMAPL138 + FPGA heterojen işlemciler kullanır ve OMAPL138, ARM9 ve DSP C6748 işlemci çekirdeklerini entegre eder. ARM9, denetleyicinin çok görevli koordinasyon yeteneğini geliştirmek için Linx işletim sistemine gömülüdür; DSP, gerçek zamanlı hesaplamayı sağlayabilen işletim sistemini çalıştırmaz. ARM ve DSP, DSP ve FPGA ile kontrolör ve PC arasındaki iletişimin yüksek hızlı arayüz tasarımı ve ürün yazılımı tasarımına odaklanır. Deneyler, hareket kontrol cihazının, heterojen çok çekirdekli kontrolörlerin yüksek hızlı iletişim arabirimi için bir referans sağlayan yüksek veri değişim oranına, büyük verime ve yüksek stabiliteye sahip olduğunu göstermektedir.
Heterojen çok çekirdekli; hareket kontrolörü; yüksek hızlı arayüz; OMAPL138; FPGA
Çin Kütüphanesi Sınıflandırma Numarası: TN919; P209
Belge tanımlama kodu: Bir
DOI: 10.16157 / j.issn.0258-7998.2017.03.002
Çince alıntı biçimi: Liang Jianhong, Luo Liang, Liu Zhigui, vb. Heterojen çok çekirdekli hareket kontrolörlerine dayalı yüksek hızlı arayüz tasarımı Elektronik Teknolojinin Uygulanması, 2017, 43 (3): 12-15, 20.
İngilizce alıntı biçimi: Liang Jianhong, Luo Liang, Liu Zhigui, ve diğerleri.Heterojen çok çekirdekli hareket kontrolörünün yüksek hızlı arayüz tasarımı.Elektronik Tekniğin Uygulanması, 2017, 43 (3): 12-15, 20.
0 Önsöz
Gömülü hareket kontrol sisteminde, ister ARM, DSP veya FPGA olsun, hepsi yeri doldurulamaz bir konuma sahiptir. ARM işlemcisi ve hareket kontrol yongası kombinasyonu, yüksek hassasiyetli dört eksenli bir hareket kontrolörü gerçekleştirir. Literatür, altı eksenli lehimleme robot kontrolünü oluşturmak için DSP + FPGA kullanır, DSP esas olarak hareket kontrol algoritmasını tamamlar ve FPGA, ince enterpolasyon ve IO genişletmeyi tamamlar. Literatür, CNC sisteminin mükemmel kontrolünü tamamlamak için ARM'nin güçlü insan-makine arayüz kabiliyetini, DSP'nin hesaplama kabiliyetini ve FPGA arayüz genişletme esnekliğini kullanır.
Üretim alanında gömülü hareket kontrol sistemlerinin uygulama yelpazesinin genişletilmesiyle, kontrol sisteminin karmaşık bir ortamda çeşitli farklı görevleri tamamlaması gerekmektedir ve çok çekirdekli işbirliğine dayalı işleme, kesinlikle gömülü kontrol sistemlerinin geliştirme yönü olacaktır. Çok çekirdekli işbirliğine dayalı işlemenin veri etkileşimi verimliliği, tüm kontrol sisteminin performansını kaçınılmaz olarak etkileyecektir.Yazın, DSP ve FPGA arasındaki veri etkileşimini sağlamak için FPGA'da çift uçlu bir FIFO arabirimi geliştirmiştir.İki uçlu FIFO'nun boyutu, veri etkileşiminin etkinliği ile ilgilidir; Literatürde, büyük kapasiteli bir FPGA, ARM ve DSP arasında bir köprü olarak kullanılır ve ARM ve DSP ayrı ayrı ele alınır.Yazılım tasarım gereksinimleri artar, donanım maliyeti ve PCB kartı kablolama zorluğu artar ve iletişim kararlılığı garanti edilemez; Harici bir genişletme arayüzü aracılığıyla ARM ile iletişim kurar ve kontrolör, RS232 modunu kullanarak daha düşük bir iletişim hızı kullanarak dış dünya ile iletişim kurar, bu da kontrol sisteminin kontrol verimliliğini etkiler.
Mikroelektronik teknolojisinin hızla gelişmesiyle, birden fazla işlemci çekirdeği, TI'nin çok çekirdekli işlemcisi OMAPL138 gibi tek bir silikon yongaya gömülebilir. OMAPL138, dijital alıcının yüksek hızlı arayüz tasarımını tamamlamak için kullanılır ve RAM ve DSP arasında çift işletim sistemi iletişimini destekleyen SysLink bileşeni kullanılır ve bu bileşenin APP işlevi, çift çekirdekli iletişimin karmaşıklığını basitleştirerek çift çekirdekli iletişimi tamamlamak için çağrılır. DSP, bilgi işlem gücünü zayıflatan işletim sistemini tanıtır. Bu makale çekirdek işlemci olarak OMAPL138 + FPGA'yı, sistem çoklu görev anahtarlama ve yönetimini tamamlamak için Linux sistemini çalıştıran ARM9'u kullanır; DSP, DSP'nin gerçek zamanlı hesaplamasını sağlamak için işletim sistemini çalıştırmaz, çift çekirdekli iletişim bellek alanı tarafından paylaşılır; FPGA temel olarak darbe sinyalleri ve IO bağlantı noktaları oluşturur Uzantı. Makale, PC ve ARM, ARM ve DSP, DSP ve FPGA arasındaki iletişim arayüzü tasarımı ve ürün yazılımı tasarımını ayrıntılı olarak ele almaktadır.
1 Sistem tasarım şeması
Bu sistem, gömülü hareket denetleyicisinin çekirdeği olarak OMAPL138 + FPAG kullanır OMAPL138, entegre ARM9 ve DSP C6748 çekirdekli heterojen çok çekirdekli bir işlemcidir. ARM9, görev planlamasını tamamlamak ve denetleyicinin çok görevli işbirliğine dayalı işleme yeteneğini geliştirmek için gömülü sistem Linux'a implante edilebilir; DSP C6748, bir donanım çarpanına sahiptir ve karmaşık tamamlamak için 128 bit geniş süper komut seti (VLIW) okuma ve yazma komutlarını kullanır Algoritma; FPGA, darbe sinyali üretimini kolaylaştıran ve birden fazla motorun senkron kontrolünü gerçekleştiren bol IO kaynakları ve paralel işleme yeteneklerine sahiptir.
Denetleyici dış dünya ile temel olarak iki arayüzle iletişim kurar: Ethernet ve seri iletişim portu (UART) Ethernet esas olarak uzun mesafeli iletim için kullanılır ve UART, Linux sistemi nakledildiğinde esas olarak hızlı bilgi ve sistem işletim durumu bilgilerinin çıktısı için kullanılır. ARM ve DSP, yüksek kararlılığa ve ihmal edilebilir iletişim süresine sahip paylaşılan bellek alanı aracılığıyla tam veri etkileşimi sağlar. UPP yüksek hızlı paralel arayüz, DSP ve FPGA arasında geçirilir OMAPL138 saat frekansı 456 MHz olduğunda, uPP arayüz saat frekansı 114 MHz'e ulaşabilir Kontrolörün yüksek hızlı arayüz blok diyagramı Şekil 1'de gösterilmektedir.
Şekil 1'de görülebileceği gibi, kontrolör tarafından dış dünya ile iletişim kurmak için kullanılan PHY çipleri LAN8710A ve CP2102'dir.LAN8710A, ağ iletişiminde MAC ve ağ katmanı arasındaki ara bağlantı için kullanılır.CP2102 temel olarak USB2.0 ve seri iletişim portu (COM) arasındaki farkı fark eder. Veri alışverişini tamamlamak için OMAPL138 dahili değişim merkezi kaynağı (SCR) veri yolu aracılığıyla ARM9 ve DSP arasında iletişim protokolü dönüşümü.
1.1 PC ve ARM iletişim ağı iletişimi
Bilgisayar ve denetleyici arabirimi ağ üzerinden gerçekleştirilir ve veri alışverişi ağ arabirimi RJ45 tarafından tamamlanır. Gömülü sistemde, yaygın olarak kullanılan TCP / IP ağ protokolü, orijinal OSI'nin 7 ağ protokol katmanını basitleştiren 4 katmandır. 4 katmanlı protokol, uygulama katmanı, ağ katmanı, taşıma katmanı ve fiziksel katmandır. Sistemde, veri bağlantı katmanı OMAPL138 entegre EMAC modülü tarafından gerçekleştirilir ve fiziksel katman, Microchip'in özel PHY yongası LAN7810A tarafından gerçekleştirilir. LAN8710A, yüksek performans, küçük paket, düşük güç tüketimi vb. Özelliklere sahiptir ve ticari ve endüstriyel elektronik ürünlerde ve tüketici elektroniği ürünlerinde yaygın olarak kullanılmaktadır. IEEE802.3 standardına uygundur, otomatik anlaşma mekanizmasını destekler ve iletişim hızına ve iletim moduna kendi başına karar verebilir.
LAN8710A ve OMAPL138 entegre harici arayüz MII ara bağlantısı, donanım bağlantı şeması Şekil 2'deki gibi gösterilmektedir. LAN8710A, dahili PLL ile 100 MHz ile çarpılan 25 MHz'lik harici bir saate sahiptir ve MII RXCLK ve MII TXCLK veri saatlerinin gönderilmesini ve alınmasını sağlar.JRJ-138EHNL, yerleşik LED göstergeleri ve ağ transformatörleri olan bir RJ45 arabirimidir. PCB tasarımının dikkate alınması gerekenler: 10 / 100 MB / s ağ, 2 set diferansiyel sinyal olarak 4 hattı iletir PCB yönlendirmesinin diferansiyel kurallara uyması gerekir, empedans uyumu 100?
1.2 ARM ve DSP paylaşımlı bellek arasındaki iletişim tasarımı
Bu tasarım, çekirdek işlemci olarak heterojen çok çekirdekli işlemci-OMAPL138 kullanır, OMAPL138 iki çekirdek, ARM9 ve DSP C6748'i bütünleştirir. OMAPL138 donanımı, bellek alanı paylaşımını destekler.Sistem belleği paylaşımı temel olarak 128 KB dahili depolama alanı (128 KB Ara Bellek), 256 KB DSP L2 veri depolama alanı ve 256 MB harici DDR2 Nand Flash'ı içerir; mesaj bildirimleri veri etkileşimi sırasında kesilir Tamamlandığında, kesinti kaynağı Şekil 3'te gösterilmektedir. Şeklin sol ve sağ uçları sırasıyla DSP ve ARM işlemcileri temsil eder, DSP INTC DSP son kesme denetleyicisini temsil eder ve ARM INTC, ARM kesinti denetleyicisini temsil eder.Kesinti kaynağını etkinleştirmek veya korumak için ilgili INTC'yi yapılandırın. SYSCFG_CHIPINT doğrudan DSP çekirdeğine işaret eder, en yüksek kesme önceliğine sahip maskelenemez bir kesmeyi (NMI) tetikler; SYSCFG_CHIPINT, kesintileri oluşturmak için yalnızca ARM çekirdeğini tetikleyebilir; SYSCFG_CHIPINT iki yönlü bir oktur, bu yazmaç hem ARM kesintilerini hem de DSP kesintilerini tetikleyebilir, bu tasarım SYSC_INT tetikleyicidir DSP kesintisi, SYSCFG_CHIPINT, ARM kesintisini tetikler. Yazılım çerçevesi, işletim sistemini çalıştırmayan DSP tarafını benimser, ARM tarafı Linux işletim sistemini çalıştırır ve DSP, karmaşık algoritmaların gerçek zamanlı performansını sağlamak için işletim sistemini çalıştırmaz. ARM, çoklu görev yönetimini kolaylaştırmak için Linux sistemini çalıştırır.
İletişim süreci tasarımı, verileri korumak için karşılıklı dışlama kilitlerine dayanan dairesel bağlantılı bir liste benimser ARM veya DSP paylaşılan hafıza alanına veri yazarken, diğer çekirdek verileri okuyamaz ve yazamaz. Dairesel bağlantılı liste etkileşimli veri arabelleğinin boyutunu artırır ve veri blokları birbirinden bağımsızdır ve birbirlerini etkilemez. ARM, DSP'ye gönderilecek veriye sahip olduğunda, veriler MessageQueue'ya yerleştirilir ve SYSCFG_CHIPINT, DSP işlemcisine ARM'ün DSP'ye gönderilecek veriye sahip olduğunu bildirmek için bir kesinti oluşturmak üzere DSP'yi tetikleyecek şekilde ayarlanır ve DSP ayrıca ARM'ye veri gönderebilir. İlk veri bloğu ve MessageQueue verilerinin son bloğu karşılıklı bir dışlama kilidi sağlar ve tüm süreç Şekil 4'te gösterilir.
1.3 DSP ve FPGA arayüz tasarımı-uPP
OMAPL138 esas olarak iki yüksek hızlı paralel arabirime sahiptir uPP ve EMIF. Her iki çevre birimine sırasıyla ARM veya DSP çekirdeği ile erişilebilir. EMIF esas olarak depolama IC bağlantısı için kullanılır. FPGA ile bağlandığında, FPGA esas olarak birlikte işleme olarak kullanılır; uPP bir Özel bir veri hattı ve en küçük kontrol sinyali ile çift kanallı yüksek hızlı paralel arayüz. Her iki kanal 8-16 bit genişliğinde iletimi destekler. Veri iletişim saat frekansı çekirdek çalışma frekansının 1 / 2'sine ulaşabilir. Çekirdek çalışma saati 456 MHz olduğunda, Veri iletişimi IO çalışma frekansı 114 MHz'e ulaşabilir. O zaman teorik maksimum iletişim hızı uPP 1824 Mb / s'dir; iki kanal paralel olarak iletilirse iletim hızı 3648 Mb / s'dir. Böyle bir yüksek hızlı iletim hızı, birçok DSP ve FPGA iletim hızının gerçek zamanlı gereksinimlerini karşılayabilen SPI iletim hızının 20 katından fazladır Literatür, veri iletimi için USB3.0 kullanır ve maksimum iletim hızı 260 Mb / s'dir. DSP tarafındaki uPP arayüzü, CPU doluluğunu azaltmak için doğrudan bellek depolamayı (DMA) destekler. Her kanal arayüz kontrolü için Etkinleştir, Başlat ve Bekle'yi kullanır.UPP fonksiyonu GÇ açıklaması Tablo 1'de gösterilmektedir.
uPP iki iletim ve alım modunu destekler.İletim birimi word'dür, yani her 2 bayt iletilir, Etkinleştir, Başlat ve Bekle kontrol sinyalleri değişiklikleri gönderebilir. Bu tasarımda, uPP çift kenar modunda çalışır ve Saat'in hem yükselen hem de düşen kenarlarında veri gönderilip alınabilir, bu da iletişim hızını etkili bir şekilde artırır. DSP üzerindeki uPP iletim modundayken, iletişim senkronizasyonunu kolaylaştırmak için saat sinyalinin DSP tarafından sağlanması gerekir.İletişim zamanlama diyagramı Şekil 5 (a) 'da gösterilmiştir. UPP önce Başlatma ve Etkinleştirme sinyallerini gönderir ve veri gönderilmeye başlar. FPGA'da Bekle alırsa Sinyal geçerli olduğunda, DSP tarafı veri göndermeye devam etmeden önce FPGA tarafının Bekleme sinyalini düşük ayarlamasını bekleyecektir; DSP tarafı uPP alma modundayken, FPGA uPP için bir saat sinyali sağlar.Başlat tetik sinyali ve Etkinleştir her ikisi de düzeyde olduğunda, DSP tarafı Sinyali almaya başlar Etkinleştirme sinyali düşük olduğunda, FPGA, Şekil 5 (b) 'de gösterildiği gibi uPP verisi göndermeyi askıya alır.
2 Arayüz testi
2.1 ARM ve PC iletişimi
ARM ve PC iletişimi, çekirdeği iki farklı işletim sistemi arasındaki ağ iletişimidir. ARM, PC tarafında TCP hata ayıklama yardımcısını ve bwm-ng ağ hata ayıklama yardımcısını kullanan Linux kullanarak Linux işletim sistemini nakleder, iletişim hızı ve iletişimin doğruluğu, her iki tarafa veri gönderip alarak test edilebilir. Test yoluyla, PC yükleme hızı 75 MB / s'ye kadar ve PC downlink hızı, literatürde elde edilen ağ iletişim hızından daha yüksek olan 20 MB / s'ye kadar çıkıyor.Bunun nedeni, literatürdeki OMPAL138'in dahili iki işlemci çekirdeğinin 300 MHz'de çalışmasıdır. Bu tasarım 456 MHz'de çalışıyor.
2.2 ARM ve DSP iletişim testi
2.2.1 İletişim hızı testi
ARM ve DSP arasındaki iletişim esas olarak paylaşılan bellek aracılığıyla tamamlanır ve iletişim hızı, iletişim süresi standardı olarak temelde DSP yerleşik 64 bit (TSCH, TSCL) zamanlayıcı kullanılarak test edilir. Tasarımda, işaretsiz char tipi 4096 uzunluk dizisi, 4 K veri paketine eşdeğer olan 0 × 55 olarak başlatılmıştır. Sayaç her saymaya başladığında silinir ve ardından zamanlayıcı değeri (TSCH0, TSCL0) bir kez okunur ve zamanlayıcı (TSCH1, TSCL1) değeri test tamamlandıktan sonra tekrar okunur. s):
Her bir okuma ve yazma verisi 4 kb'dir, ardından ARM ile DSP arasındaki iletişim hızı (birim: kb / s) aşağıdaki formülle hesaplanabilir:
ARM'den paylaşılan belleğe veri yazma ve okuma oranını veya DSP'den paylaşılan belleğe veri yazma ve okuma oranının yanı sıra, ARM'den DSP'ye veri gönderme oranı ve DSP'den ARM'e veri gönderme hızı test ediliyor olsun, hepsi formül (1) ile test edilebilir. ), formül (2) hesaplama için. Karşılıklı dışlama kilitlerinin getirilmesiyle, etkin bilgi alışverişini kolaylaştırmak için iletişim tamponunun boyutu artırılır. Testte OMAPL138 içindeki üç farklı alan paylaşımlı alanlar, 128 KB dahili depolama alanı, 256 KB DSP L2 depolama alanı ve harici olarak genişletilen 256 MB DDR2 depolama alanı olarak kullanılmış, iki depolama alanına okuma ve yazma işlemleri, iletişim hızını hesaplama ve CCS'yi geçme Simülasyon kontrol değişkeninin sonucu Şekil 6'da gösterilmektedir ve hız birimi Mb / s'dir.
Şekil 6'daki sonuçlardan, DSP çekirdeğine ne kadar yakınsa, veri okuma ve yazma hızının o kadar hızlı olduğu görülebilir.DSP L2 depolama alanının okuma ve yazma hızı en hızlıdır.Paylaşımlı bellek ve DDR2 harici belleğin okuma ve yazma veri hızları çok daha yavaş, ancak en yavaş olanıdır. İletişim hızı 190 Mb / sn'ye ulaştı ARM ve DSP arasındaki iletişim için çoğu vakanın okuma ve yazma hızı karşılanabilir.
2.2.2 İletişim kararlılığı testi
Çip ölçekli paketleme heterojen çok çekirdekli işleme OMAPL138 kullanılarak, ARM ve DSP arasındaki iletişim, iyi bir kararlılıkla bellek alanı paylaşılarak tamamlanır. ARM ve DSP çekirdekleri arasındaki ve paylaşılan bellek ARM ve DSP arasındaki iletişimi ayırın ve sırasıyla doğru veri alma sürelerini sayın ve karşılaştırma sonuçlarını Tablo 2'de elde edin.
Tablo 2'den görülebileceği gibi, 2500 gönderme ve alma deneylerinde, ARM ve DSP ayrımı deneylerinde, doğru zamanların oranı paylaşılan bellek alanı zamanlarına yakındır.4500 deneyde, başarılı paylaşılan bellek iletişimlerinin sayısının ayırmadan önemli ölçüde daha yüksek olduğu açıkça görülebilir. Bileşenler çok daha yüksek. Ayrı ARM ve DSP iletişimi, veri yolu ve adres yolu paralel PCB kablo bağlantısı kullanın, saat atımı altında belirtilen adres alanında eksiksiz veri iletişimi. Yüksek hızlı iletişimde, bir yandan saat hattı ve veri hattında seviye bozulmaları olurken, yüksek ve düşük seviyeler alıcının yanlış değerlendirmesine neden olurken, diğer yandan veri hattında doğrudan elektromanyetik parazit var ve bu da yanlış alımın nedeni. Paylaşılan hafıza alanı, ARM ve DSP'yi ayırma problemine sahip değildir Paylaşılan hafıza veri hatası esas olarak çift çekirdekli iletişim senkronizasyon probleminden gelir ARM ve DSP her zaman paylaşılan veri alanı çakışmasını okur ve yazar. Yazılım tasarımı sayesinde, karşılıklı dışlama kilidi döngüsel bağlantılı listenin kullanılması, hata kodlarını alma sorununu tamamen çözebilir.
2.3 DSP ve FPGA iletişim testi
Bu tasarımda DSP ve FPGA arasındaki iletişim, veri göndermek ve almak için 16 bit genişliğinde çift kenarlı bir uPP arabirimi kullanır. Temel olarak uPP saati, IO bağlantı noktası çoklama, iletişim modu vb. İçeren DSP veri manuel yapılandırma kayıtları. Şekil 5'teki zamanlama diyagramına göre FPGA'nın zamanlama kodunu yazması gerekir ve Davranış simülasyonu ile FPGA tarafında uPP gönderme ve uPP alma simülasyon dalga formları Şekil 7'de gösterildiği gibi elde edilebilir.
Şekil 8'de, her iki taraf hem uPP iletimi hem de alımı için geçerlidir. Şekil 8 (a) 'da, DSP tarafı Bekleme sinyalini yüksek seviyeye gönderdiği sürece, program gereksiz veri -1 gönderecek ve bir sonraki geçerli veriyi göndermeden önce Bekle sinyalinin düşük olmasını bekleyecektir. 2.2.1'deki yönteme göre, DSP ucunun FPGA'ya uPP aracılığıyla gönderildiği ve FPGA'nın gönderilen tüm verileri aynı şekilde döndürdüğü test edilebilir. Hesaplanan uPP iletişim hızı 356 MB / sn'dir.Bu veri ve teorik uPP iletişim hızı, esas olarak DSP bitiş kodunun optimizasyonu nedeniyle yavaştır. Bununla birlikte, bu kadar yüksek hızlı bir veri değişim oranı birçok uygulama için yeterlidir.
3 Sonuç
Bu kağıt, çekirdek olarak heterojen çok çekirdekli işlemci OMAPL138 + FPGA ile tasarlanmıştır. OMAPL138, ARM9 ve DSP C6748 çekirdeklerini entegre eder. ARM9 işlemci Liunx sistemini çalıştırır. DSP, algoritmanın gerçek zamanlı performansını sağlamak için işletim sistemini çalıştırmaz. ARM9 ve DSP arasındaki veri alışverişi, paylaşılan bellek alanı üzerinden yapılır ve yazılım tasarımı, karşılıklı dışlama kilidine dayalı dairesel bağlantılı bir liste benimser.Deneyler, silikon entegre çift çekirdekli iletişim oranının daha yüksek ve kararlılığın daha iyi olduğunu gösterir; DSP ve FPGA arasındaki iletişim paralel arabirim üzerinden gerçekleşir uPP, deney FPGA tarafındaki iletişim zamanlamasını simüle eder ve DSP tarafını FPGA'ya iletir ve FPGA üzerinden DSP'ye geri iletim hızı 356 MB / s'dir; denetleyici ile PC arasındaki iletişim ağ arabirimi üzerinden tamamlanır ve hem yükleme hem de hız yüksektir. Bu makale, güçlü bir referans değerine sahip olan heterojen çok çekirdekli gömülü denetleyicilerin yüksek hızlı iletişim arabirimi için nispeten eksiksiz bir çözüm sunar.
Referanslar
Xu Hailin, Hui Jing. ARM ve PCL6045BL'ye dayalı dört eksenli hareket kontrolörünün tasarımı. Jiangnan Üniversitesi Dergisi (Natural Science Edition), 2014, 13 (2): 132-136.
Ma Yongchao, Luo Liang, Liu Zhigui. Altı eksenli lehim robotu hareket kontrolörünün tasarımı.Mekanik tasarım ve imalat, 2015 (10): 168-171.
Dong Haitao, Zhuang Shujun, Chen Bing, vs. ARM + DSP + FPGA'ya Dayalı Yeniden Yapılandırılabilir CNC Sistemi Huazhong Bilim ve Teknoloji Üniversitesi Dergisi: Natural Science Edition, 2012, 40 (8): 82-87.
Cao Jianfu, Wang Lin.Modüler Endüstriyel Robotların Gömülü Kontrol Sistemi Araştırması Kontrol Mühendisliği, 2013 (2): 289-294.
He Guojun, Chen Weirong, Liu Xiaoqiang, vb. DSP ve FPGA'ya dayalı hareket kontrolör tasarımı Elektronik Teknolojinin Uygulanması, 2009, 35 (7): 35-37.
Li Chaohai, Luo Chao, Huang Donghui. OMAP-L138'e dayalı dijital alıcı için yüksek hızlı iletim sisteminin tasarımı.Elektronik Teknoloji Uygulaması, 2014, 40 (7): 6-8, 12.
Texas-Instruments. OMAPL138 C6-Integra DSP + ARM işlemci. 2009.
Lu Xiaohu, Yu Dong, Hu Yi ve diğerleri.Heterojen çok çekirdekli işlemcilere dayalı gömülü CNC sistemi üzerine araştırma.Çin Makine Mühendisliği, 2013 (19): 2623-2628.
Texas-Instruments.OMAPL138 C6000 DSP + ARM düşük güçlü Silikon hata verileri (Revs2.1.2.0,1.11.0) (Rev.H]. 2011.
Zhou Wei, Chen Siping, Zhao Wenlong, vb DSP EMIF portu ve FPGA tabanlı çoklu DSP gömülü sistemi tasarlayın ve uygulayın Elektronik Teknoloji Uygulaması, 2008, 34 (6): 39-42.
Xu Yong, Qi Xin, Tao Zhiyong.USB3.0'a dayalı GPP yazılım radyo sisteminin donanım platformu tasarımı. Elektronik teknoloji uygulaması, 2013, 39 (2): 103-106.
