25 Gbps seri alıcı-verici kanal tasarımında 3 boyutlu elektromanyetik simülasyon uygulama yöntemi
0 Önsöz
Yüksek hızlı seri seriyi kaldırma (SERDES) alıcı-vericilerinin hızı artmaya devam ettikçe ve minyatürleştirme ve yüksek entegrasyon gereksinimleri arttıkça, elektrik ara bağlantılarının sinyal bütünlüğünü tasarlamak için üç boyutlu elektromanyetik tam dalga simülasyon araçlarının kullanılması özellikle önemli hale geldi. Şekil 1, tipik bir SERDES izini gösterir. Şekilde gösterildiği gibi tek bir iletim hattının yapısından farklı olarak, çip ile PCB arasındaki bağlantıda, konektör ve PCB arasındaki bağlantıda, tam dalga elektromanyetik simülasyon aracı, doğru modeller ve alan dağıtım hesaplamaları sağlayabilir, böylece kanal sinyal bütünlüğüne yardımcı olabilir. Cinsel tasarım.
Sinyal bütünlüğü tasarımı iki aşamaya ayrılmıştır: kablolamadan önce ve kablolamadan sonra. 3D model simülasyon özelliği sayesinde, kablolamadan önce kablolamayı yönlendirmek için farklı şemaların simülasyon sonuçları karşılaştırılabilir; kablolama tamamlandıktan sonra, tasarım şemasının performans göstergeleri kablolamanın üç boyutlu elektromanyetik modellemesi yoluyla değerlendirilebilir. Bu makale, 25 Gbps SERDES tasarımının mühendislik örneği aracılığıyla yonga ve PCB arasındaki bağlantının tasarım noktalarını analiz eder.Kablolama öncesi ve sonrası tasarım sürecinde, tasarım gereksinimlerinin karşılandığından emin olmak için üç boyutlu elektromanyetik simülasyon ve kanal simülasyonu uygulaması yoluyla.
Tipik bir veri iletişim uygulamasında, sinyal bağlantısı genellikle bir dijital temel bant modülünden, bir dijital-analog / analogdan dijitale dönüştürme modülünden ve bir radyo frekansı ön uç modülünden oluşur. Yüksek hızlı seri alıcı-verici modülü, dijital temel bant ve dönüştürücü modülün bağlanması için bir sinyal yolu olarak kullanılır. Bağlantıdaki veri çıkışı talebi artmaya devam ettikçe, geniş bant ve yüksek hızlı veri dönüştürücü uygulamalarının seri alıcı-verici modüllerinin veri hızını sürekli olarak artırması gerekir. İletişim uygulamasındaki tipik sinyal zinciri Şekil 2'deki gibi gösterilmektedir.
Bağlantı iletim ve alım sürecindeki verilerin bit hata oranının 10-15'e eşit veya daha düşük olmasını sağlamak için Elektronik Cihaz Mühendisliği Konseyi (JEDEC) JESD204 standardını yayınladı. Standart, kablosuz iletişimde, radar sistemlerinde, yazılım tanımlı radyolarda, taşınabilir cihazlarda ve tıbbi ekipmanlarda yaygın olarak kullanılmaktadır. 2018'de yayınlanan Tip C standardı (JESD204C), maksimum bağlantı hızını Tip B standardının (JESD204B) 12,5 Gbps'sinden 32 Gbps'ye çıkardı. Birim zaman başına sabit miktarda veri olması durumunda, iletim hızındaki artış, daha az ara bağlantı kanalı anlamına gelir, böylece sistem uygulaması için gereken alanı azaltır, maliyetleri düşürür ve sistemin minyatürleştirilmesini kolaylaştırır.
SERDES simülasyonunda, bir kanal modeli ve bir alıcı-verici çip modeli gereklidir. Veri hızı arttıkça, titreşim, karışma ve güç kaynağı gürültüsü gibi daha fazla parametre modeli gerekir. Veri hızındaki artış, SERDES'in gelişimini de yönlendirir. Daha yüksek veri hızlarını desteklemek için SERDES, Şekil 3'te gösterildiği gibi ayrık zaman eşitleme, sürekli zaman eşitleme, karar geri bildirim eşitleme ve farklı saat kurtarma devreleri gibi eşitleme teknolojilerini entegre eder.
JESD204C standardında, JESD204C nesne yönelimli model (JCOM), SERDES kanalının simülasyonuna yardımcı olmak için bir EDA aracı olarak tanımlanmıştır. JCOM; eşitleme, saat kurtarma, titreşim, karışma, güç kaynağı gürültüsü, vb. Gibi parametreleri hassasiyet, Özel Cihaz Modelleri ve fikri mülkiyet (IP) koruması gibi özelliklerle bütünleştirir. JCOM'un simülasyon sonuçları kalite faktörü şeklinde verilmiştir.
2 Yüksek hızlı SERDES simülasyonu
2.1 Kablolamadan önce simülasyon
Bilyalı matris dizisinde (BGA) paketlenmiş yüksek hızlı SERDES'in yönlendirilmesi için, yonga üzerindeki kanallar arasındaki izolasyonu iyileştirmek amacıyla yönlendirmeden önce, yeni bir fan-out yöntemi kullanılır ve yeni SERDES kanal yönlendirme yöntemini doğrulamak için elektromanyetik simülasyon gereklidir.
PCB'de SERDES kanalını yönlendirmek için iki seçenek vardır:
(1) PCB'nin ilk katmanından PCB'nin üçüncü katmanına gitmek için arka matkabı olan bir yol kullanın ve ardından PCB'nin üçüncü katmanında kısa bir mesafe yürüyün ve ardından PCB'nin ilk katmanına dönmek için arka matkabı kullanın.
(2) PCB'nin ilk katmanından PCB'nin alt katmanına kadar geçiş deliklerini kullanın.
Şekil 4'te gösterildiği gibi, modelleme analizini iki tür şemaya uygulayın. Şekil 5'te gösterildiği gibi iki çözümün empedans süreklilik diyagramları karşılaştırılarak ikinci çözümün empedans sürekliliğinin birinci çözümden daha iyi olduğu görülebildiği için ikinci çözüm tercih edilmektedir. İki şemanın modellerini karşılaştırarak, Şekil 6'da gösterildiği gibi, geri delme işleminden sonra, empedans sürekliliğini bozan, saplamalar yoluyla bırakıldığı görülebilir.
2.2 Kablolamadan sonra simülasyon
Kablolama tamamlandıktan sonra, 18 katmanlı 100 mil kalınlığında bir PCB seçildi. Kablolama işlemi sırasında aşağıdaki sorunlarla karşılaşıldı:
(1) BGA fan-out konumunun sınırlı alanı nedeniyle, "zemin sinyali-sinyal-zemin" yöntemini kullanan yolların üst katmandan PCB'nin alt katmanına, örneğin, yayılması durumunda zemin yollarının göreceli konumu bükülmelidir. Şekil 7'de gösterildiği gibi, bu, 100 diferansiyel ile bir yol elde etmek için yol parametrelerini belirlemek için simülasyon gerektirir.
(2) Eğik yol, yan yana fan-out olan SERDES kanalları arasındaki paraziti artıracaktır.
(3) Tasarımdaki diferansiyel yol parametresi 5 mil çaptır, ancak işleme sırasında 100 mil kalınlığında bir PCB için en az 6 mil yol kullanılır. 6 mil yolların kullanılması, SERDES kanal izleme empedans uyumsuzluğuna neden olacak ve bu da kanallar arasındaki paraziti artıracaktır.
Kanalın performansını değerlendirmek için, kanalı modellemek için üç boyutlu bir tam dalga elektromanyetik simülasyon aracı kullanılır.Çok kanallı S parametreleri çıkarıldıktan sonra, kanal sinyal kalitesini ölçmek için JCOM simülasyonu gibi SERDES kanal simülasyon yöntemi kullanılır.
2.2.1 Via'ların 3B modellemesi ve simülasyonu
Çıkış konumunda bir diferansiyel 100 yol tasarlamak için, yol üç boyutlu olarak modellenmiş ve geçiş parametreleri optimize edilmiştir.Simülasyon sonuçları Şekil 8'de gösterilmiştir. Simülasyon sonuçlarına göre, 5 mil geçiş delik çapı tercih edilen değerdir, ancak 100 mil kalınlığındaki bir PCB için en küçük isteğe bağlı delik çapı 6 mildir, bu nedenle 6 mil delik çapı nihai tasarım değeridir. Bununla birlikte, 6 mil diyafram açıklığı 11,5 'luk bir empedans uyumsuzluğu getirecektir, bu nedenle yolun uyumsuz SERDES performansının etkisini doğrulamak için kanal simülasyonu gereklidir.
2.2.2 SERDES kanalının modellenmesi ve simülasyonu
Birden fazla kanal arasındaki kesintili empedans ve çapraz konuşmanın kanal performansı üzerindeki etkisini doğrulamak için, SERDES kanalı Şekil 9'da gösterildiği gibi modellenmiştir. Kanal 3 bölümden oluşur: verici ve alıcıdaki yayılma yolları ve PCB izleri. Geçiş deliği çapının işleme hatasını hesaba katarak, nihai sonuç Tablo 1'de gösterildiği gibi 5 mil, 6 mil ve 7 mil delik çapının simülasyon sonuçlarını içerecektir.
Kanal simülasyonu tamamlandıktan sonra, bağlantı SERDES yongasının JCOM modeli ile simüle edilir. Vericide 3 sıralı ayrık doğrusal eşitleme (FFE) bulunur; alıcıda maksimum 9 dB sürekli zamanlı doğrusal eşitleme (CTLE) ve 3 sıralı ölçüt geri besleme eşitlemesi (DFE) bulunur Simülasyon sonuçları Tablo 2'de gösterilmiştir.
JESD204'ün C Sınıfı standardında, JCOM simülasyon sonucunun kalite faktörü 2 dB'yi aşarsa, kanalın tasarım spesifikasyonunun gereksinimlerini karşıladığı kabul edilir. Tablo 2'deki sonuçlara göre, 7 mil diyafram açıklığı ve karışma durumunda, kanal kalite faktörü 3.82 dB'dir ve bu, tasarım şartnamesinin gereklerinden daha yüksektir.Bu nedenle, kanal tasarımının 25 Gbps'de 10-15 bağlantısını karşıladığı düşünülebilir. Bit hata oranı gereksinimi.
3 Sonuç
25 Gbps SERDES bağlantı tasarımı örneği aracılığıyla, SERDES kanal tasarımının farklı aşamalarında tasarım rehberliği sağlamak için üç boyutlu elektromanyetik simülasyon araçlarının ve bağlantı simülasyon araçlarının nasıl kullanılacağını tanıtmaktadır.
Yönlendirmeden önce, tasarımın üç boyutlu elektromanyetik modellemesi aracılığıyla, yayılma çözümü olarak yukarıdan aşağıya yolları kullanmayı seçin. Kablolama tamamlandıktan sonra, kanal tasarımının optimal değerini bulmak için kanal üzerinde üç boyutlu elektromanyetik modelleme yapılır, ancak mühendislikte optimal değer gerçekleştirilemez. Proje tarafından elde edilebilecek optimum değer benimsenir ve uygulama riski doğrudan ölçülemez. JCOM'un bağlantı simülasyonu aracılığıyla, tercih edilen değerin JESD204C spesifikasyon gereksinimlerini karşılayabileceği doğrulanmıştır.
Referanslar
SATHANUR A V, JANDHYALA V, BRAUNISCH H. Mikroişlemci paketi dikey ara bağlantılarının dönüş-kayıp optimizasyonu için hiyerarşik bir simülasyon akışı.IEEE İşlemleri Gelişmiş Paketleme, 2010, 33 (4): 1021-1033.
WU B, TSANG L. Katmanlı dielektriklerin substratında çoklu yollara sahip paket ve baskılı devre kartının sinyal bütünlüğü analizi Gelişmiş Ambalaj üzerine IEEE İşlemleri, 2010, 33 (2): 510-516.
Ye Chunfei, Wu Boping. Yüksek performanslı entegre devreler için mikro yollu yapı tasarımı: ABD, 7649265
.2010-01-19.
HUANG C C, LIN W C. Mobil cihazlarda kullanılan 4G-LTE ve 5G sistemlerinin bir arada bulunması için bir radyo alıcı-verici mimarisi. 2017 IEEE MTT-S Uluslararası Mikrodalga Sempozyumu (IMS) .IEEE, 2017: 2056-2058.
DAHLMAN E.5G: geleceğin kablosuz erişimi.Optik Fiber İletişim Konferansı ve Sergisi (OFC), 2017. IEEE, 2017: 1-32.
FLOYD B, SARKAR A, GREENE K, et al. 5G milimetre dalga sistemleri için verimli, yeniden yapılandırılabilir ve kompakt hüzmeleme yönünde. Bipolar / BiCMOS Devreler ve Teknoloji Toplantısı (BCTM), 2017. IEEE, 2017: 66-73.
Seri veri dönüştürücüler için JEDEC.JESD204 standardı. Revizyon C.
DMITRIEV-ZDOROV V, FILIP C, FERRY C, ve diğerleri. BER ve COM-kanal uyumluluk değerlendirmesi: Farklılığın kaynakları nelerdir? DesignCon, 2016.
PABLO A, DMITRIEV-ZDOROV V, ve diğerleri JCOM yeni hedefler belirliyor: doğruluk, özel cihaz modelleri, IP koruması, gelişmiş optimizasyon yöntemleri. DesignCon, 2018.
yazar bilgileri:
Liu Mingyang, Li Yongliang
(Analog Devices (China) Co., Ltd., Beijing 100192)
